存储器元件及其操作方法技术

一种存储器元件及其操作方法，存储器元件包括一外围电路部分及位于外围电路上的一阵列部分。阵列部分包括一底导电层；位于底导电层上的一隔离层；位于隔离层上的一半导体基材；位于半导体基材上的一多层叠层结构；位于一第一贯穿开口的侧壁上的一通道层；一存储层。底导电层与半导体基材是通过隔离层电性绝缘。多层叠层结构包括位于半导体基材上的第一绝缘层；位于第一绝缘层上的第一导电层；位于第一绝缘层之上的多个第二绝缘层；及与第二绝缘层交错叠层的多个第二导电层。第一贯穿开口暴露半导体基材。通道层电性接触半导体基材。存储层位于通道层与第一导电层之间及通道层与第二导电层之间。第一贯穿开口穿过多层叠层结构以暴露出半导体基材。

Memory elements and their operation methods

A memory element and its operation method comprise a peripheral circuit part and an array part located on the peripheral circuit. The array part includes a bottom conductive layer; an isolation layer on the bottom conductive layer; a half conductive substrate on the isolation layer; a multilayer laminated structure on the semiconductor substrate; a channel layer on the side wall of the first through opening; and a storage layer. The bottom conductive layer and the semiconductor substrate are electrically insulated through the isolation layer. The multilayer laminated structure includes a first insulating layer on the semiconductor substrate, a first conducting layer on the first insulating layer, a plurality of second insulating layers on the first insulating layer, and a plurality of second conducting layers interleaved with the second insulating layer. The first is to expose the semiconductor substrate through the opening. Channel layer contacts semiconductor substrate electrically. The storage layer is located between the channel layer and the first conductive layer and between the channel layer and the second conductive layer. The first penetrating opening passes through the multilayer laminated structure to expose the semiconductor substrate.

【技术实现步骤摘要】
存储器元件及其操作方法
本专利技术是有关于一种非易失性存储器(Non-VolatileMemory，NVM)元件及其制作方法。特别是有关于一种垂直通道存储器元件及其操作方法。
技术介绍
非易失性存储器元件具有存入元件中的数据不会因为电源供应的中断而消失的特性，因而成为目前普遍被用来储存数据的存储器元件之一。闪存是一种典型的非易失性存储器技术。具有垂直通道的非易失性存储器元件，例如垂直通道NAND闪存，一般包括一半导体基材；多个绝缘层和多晶硅层交错叠层在半导体基材上所形成的多层叠层结构；依序在穿过多层叠层结构的贯穿开口的侧壁上所形成的存储层(例如硅-硅氧化物-氮化硅-硅氧化物-硅(SONOS)存储层、间隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(BE-SONOS)存储层、或电荷捕捉存储器(chargetrappingmemory))以及多晶硅通道层；以及在存储层、通道层以及多晶硅层上定义出的多个存储单元。存储单元是通过通道层与作为底部共享源极线的半导体基材电性连接。其中，底部共享源极线可用来进行非易失性存储器元件的区块擦除(blockerase)操作。然而，由于传统的非易失性存储器元件的本文档来自技高网...

【技术保护点】
1.一种存储器元件，包括：一外围电路部分以及一阵列部分，其中该阵列部分位于该外围电路部分上，其中该阵列部分包括：一底导电层；一隔离层，位于底导电层上；一半导体基材，位于隔离层上，其中该底导电层与该半导体基材是通过该隔离层电性绝缘；一多层叠层结构，位于半导体基材上；其中该多层叠层结构包括：一第一绝缘层，位于该半导体基材上；一第一导电层，位于该第一绝缘层上；多个第二绝缘层，位于该第一绝缘层之上；以及多个第二导电层，与这些第二绝缘层交错叠层，且这些第二导电层是绝缘于该第一导电层；一通道层，位于至少一第一贯穿开口的至少一侧壁上，且电性接触该半导体基材，其中该第一贯穿开口穿过该多层叠层结构以暴露出该半导...

【技术特征摘要】
1.一种存储器元件，包括：一外围电路部分以及一阵列部分，其中该阵列部分位于该外围电路部分上，其中该阵列部分包括：一底导电层；一隔离层，位于底导电层上；一半导体基材，位于隔离层上，其中该底导电层与该半导体基材是通过该隔离层电性绝缘；一多层叠层结构，位于半导体基材上；其中该多层叠层结构包括：一第一绝缘层，位于该半导体基材上；一第一导电层，位于该第一绝缘层上；多个第二绝缘层，位于该第一绝缘层之上；以及多个第二导电层，与这些第二绝缘层交错叠层，且这些第二导电层是绝缘于该第一导电层；一通道层，位于至少一第一贯穿开口的至少一侧壁上，且电性接触该半导体基材，其中该第一贯穿开口穿过该多层叠层结构以暴露出该半导体基材；以及一存储层，位于该通道层与该第一导电层之间，以及该通道层与这些第二导电层之间。2.根据权利要求1所述的存储器元件，其中该底导电层是多晶硅、p型的半导体材料、n型掺杂的半导体材料、金属或上述的任一组合。3.根据权利要求1所述的存储器元件，其中该底导电层的厚度是介于400埃至600埃的范围中。4.根据权利要求1所述的存储器元件，其中该半导体基材是配置于该底导电层及该第一导电层之间。5.根据权利要求1所述的存储器元件，更包括：一间隙壁介电层(dielectricspacer)，位于一第二贯穿开口的至少一侧壁上，其中该第二贯穿开口穿过该多层叠层结构，将该半导体基材暴露于外；一金属插...

【专利技术属性】
技术研发人员：赖二琨，龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71