形成三维存储器的方法以及三维存储器技术

本发明专利技术涉及一种形成三维存储器的方法以及三维存储器，该三维存储器包括一种三维存储器，包括衬底、经掺杂的阱区、位于所述衬底上的堆叠层以及垂直穿过所述堆叠层且到达所述阱区的沟道结构。所述经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触。所述堆叠层包括间隔的栅极层。所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。本发明专利技术由于不必在沟道孔底部形成硅外延层，可以避免这一技术的负面效果。

Method of Forming Three-dimensional Memory and Three-dimensional Memory

【技术实现步骤摘要】
形成三维存储器的方法以及三维存储器
本专利技术主要涉及半导体制造方法，尤其涉及形成三维存储器的方法以及三维存储器。
技术介绍
为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中。沟道孔底部设置硅外延层以便连接沟道层和衬底。然而常规的工艺中，沟道孔的刻蚀会对底部的硅材料造成损伤，从而影响了在底部生长的硅外延层的品质。并且，硅外延层容易受到沟道孔分布的影响。一种改进的方法是不使用硅外延层，而是将沟道层从沟道孔侧壁露出，使用N掺杂的多晶硅作为源极线将沟道层侧壁电性连接到阵列共源极(ACS)。然而，这种结构在源极线处是使用空穴作为多数载流子(majority-carrier)，导致无法再进行FN(FowlerNordheimTunneling)擦除。这样，需要使用GIDL(GateInducedDrainLeakage，栅诱导漏极漏电)来诱导空穴擦除。这种方式速度更慢，尤其是在三维存储器件的较高层中。
技术实现思路
本专利技术提供一种形成三维存储器的方法以及三维存储器，不必在沟道孔中形成硅外延层，并且不必使用GIDL。本专利技术的一个方面提出一种三维存储器，包括衬底、经掺杂的阱区、位于所述衬底上的堆叠层以及垂直穿过所述堆叠层且到达所述阱区的沟道结构。所述经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触。所述堆叠层包括间隔的栅极层。所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。在本专利技术的一实施例中，所述沟道层从所述侧面露出的部分为圆柱面。在本专利技术的一实施例中，所述阱区包括硅外延层，所述沟道层与所述硅外延层接触。在本专利技术的一实施例中，三维存储器还包括垂直穿过所述堆叠层的阵列共源极，所述阱区与所述阵列共源极电性连接，其中所述阱区与所述阵列共源极之间设有接触区。在本专利技术的一实施例中，所述栅极层包括底部选择栅，所述沟道层延伸到所述底部选择栅的位置。在本专利技术的一实施例中，所述阱区为P型掺杂。在本专利技术的一实施例中，所述堆叠层包括一个堆栈或多个堆叠的堆栈。本专利技术还提出一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底中的经掺杂的初始阱区、位于所述衬底上的牺牲层、位于所述牺牲层上的堆叠层以及垂直穿过所述堆叠层的沟道结构，其中所述初始阱区与所述衬底接触，所述沟道结构到达所述初始阱区且具有沟道层；形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；去除所述牺牲层，露出所述沟道结构在所述牺牲层的部分的侧壁，在所述堆叠层与所述初始阱区之间形成间隙；去除所述沟道结构在所述牺牲层的部分侧壁厚度，露出所述沟道层的一部分；以及将所述初始阱区扩展到所述间隙而成为最终阱区，所述最终阱区接触所述沟道层的一部分。在本专利技术的一实施例中，所述沟道层露出的部分为圆柱面。在本专利技术的一实施例中，将所述初始阱区扩展到所述间隙而成为最终阱区的步骤包括：从所述初始阱区和所述沟道层的露出的部分生长硅外延层。在本专利技术的一实施例中，生长硅外延层的步骤中，所述硅外延层在所述栅线隙处具有凹陷。在本专利技术的一实施例中，上述方法还包括：在所述最终阱区上形成接触区；以及在所述栅线隙中形成阵列共源极，所述阵列共源极接触所述接触区。在本专利技术的一实施例中，所述堆叠层包括一个堆栈或多个堆叠的堆栈。在本专利技术的一实施例中，所述阱区为P型掺杂。在本专利技术的三维存储器及其形成方法中，由于不必在沟道孔底部形成硅外延层，可以避免这一技术的负面效果，例如沟道孔底部形貌不佳，硅外延层容易受到沟道孔分布影响等。而且，本专利技术的三维存储器及其形成方法不是使用N掺杂的源极线而是用P掺杂的阱区来做电性连接，因而不必使用擦除操作更慢的GIDL，从而保持了擦除操作速度。附图说明为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：图1是一种三维存储器的核心区剖面示意图。图2是根据本专利技术一实施例的三维存储器件的核心区剖面示意图。图3是根据本专利技术另一实施例的三维存储器件的核心区剖面示意图。图4是本专利技术一实施例的形成三维存储器的方法流程图。图5A-5G是本专利技术一实施例的形成三维存储器的示例性过程中的剖面示意图。图6A-6C是本专利技术一实施例的形成三维存储器的初始半导体结构的示例性过程中的剖面示意图。图7A-7C是本专利技术一实施例的去除沟道结构的部分侧壁厚度的示例性过程中的剖面示意图。图8A-8G是本专利技术一实施例的形成三维存储器的示例性过程中的剖面示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感本文档来自技高网...

【技术保护点】
1.一种三维存储器，包括：衬底；经掺杂的阱区，位于所述衬底中，所述阱区与所述衬底接触；位于所述衬底上的堆叠层，所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。

【技术特征摘要】
1.一种三维存储器，包括：衬底；经掺杂的阱区，位于所述衬底中，所述阱区与所述衬底接触；位于所述衬底上的堆叠层，所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。2.如权利要求1所述的三维存储器，其特征在于，所述沟道层从所述侧面露出的部分为圆柱面。3.如权利要求1所述的三维存储器，其特征在于，所述阱区包括硅外延层，所述沟道层与所述硅外延层接触。4.如权利要求1所述的三维存储器，其特征在于，还包括垂直穿过所述堆叠层的阵列共源极，所述阱区与所述阵列共源极电性连接，其中所述阱区与所述阵列共源极之间设有接触区。5.如权利要求3所述的三维存储器，其特征在于，所述栅极层包括底部选择栅，所述沟道层延伸到所述底部选择栅的位置。6.如权利要求1所述的三维存储器，其特征在于，所述阱区为P型掺杂。7.如权利要求1所述的三维存储器，其特征在于，所述堆叠层包括一个堆栈或多个堆叠的堆栈。8.一种形成三维存储器的方法，包括以下步骤：提供半导体结构，所述半导体结构具有衬底、位于所述衬底中的经掺杂的初始阱区、位于所述衬底上的牺牲层、...

【专利技术属性】
技术研发人员：薛磊，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42