三维存储器件的源极接触结构及该存储器件的制造方法技术

公开了在存储堆叠体中具有源极接触结构的三维(3D)存储器件的实施例。所述3D存储器件具有：存储堆叠体，包含在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分。所述源极接触结构可以包含多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。

Source Contact Structure of Three-dimensional Memory Device and Manufacturing Method of the Memory Device

An embodiment of a three-dimensional (3D) memory device having a source contact structure in a storage stack is disclosed. The 3D memory device has: a storage stack, a plurality of staggered conductor layers and insulation layers extending over the substrate; a plurality of channel structures extending vertically through the storage stack to the substrate; and a source contact structure extending vertically through the storage stack and horizontally extending to divide the storage stack into the first and second parts. The source contact structure may comprise a plurality of source contact parts electrically coupled to the common source of the plurality of channel structures.

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件的源极接触结构及该存储器件的制造方法
本公开涉及三维(3D)存储器件及其制造方法。
技术介绍
通过改进工艺技术、电路设计、编程算法、以及制造工艺，平面存储单元被调整至较小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得有挑战性和昂贵。结果，对于平面存储单元的存储密度接近上限。3D存储架构能够处理平面存储单元中的密度限制。3D存储架构包含存储阵列和用于控制信号来往于存储阵列的外围器件。
技术实现思路
于此公开了3D存储器件以及制造3D存储器件的制造方法。在一个范例中，一种存储器件包含：存储堆叠体，具有在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分。所述源极接触结构可以包含多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。在另一范例中，一种存储器件，包含：存储堆叠体，具有在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分。所述源极接触结构可以包含多个源极接触部，所述多个源极接触部在电介质层中且通过所述电介质层彼此绝缘；以及所述多个源极接触部中的每一个源极接触部电耦合至所述多个沟道结构的公共源极。在又一范例中，一种形成存储器件的方法，包含：形成多个沟道结构，所述多个沟道结构均垂直延伸穿过存储堆叠体到衬底中；以及形成源极接触结构，所述源极接触结构垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分。形成所述源极接触结构可以包含形成多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。在再一范例中，一种形成存储器件的方法，包含：形成多个沟道结构，所述多个沟道结构均垂直延伸穿过存储堆叠体到衬底中；以及形成源极接触结构，所述源极接触结构垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分。所述源极接触结构的形成可以包含在源极导体之上形成多个源极接触部。所述多个源极接触部中的每一个源极接触部可以电耦合至所述多个沟道结构的公共源极。附图说明并入于此并形成说明书的部分的附图示例了本公开的实施例，并且与描述一起，还用于解释本公开的原理，并使得本领域技术人员能够实现并使用本公开。图1A示例了根据本公开的一些实施例的示范性3D存储器件的横截面视图。图1B示例了根据本公开的一些实施例的图1A中示出的3D存储器件的顶视图。图2-图5A示例了根据本公开的一些实施例的示范性3D存储器件在制造工艺的各个阶段的横截面视图。图5B示例了根据本公开的一些实施例的图5A中示出的3D存储器件的顶视图。图6示例根据本公开的一些实施例的用于形成3D存储器件的示范性工艺流程。将参照附图描述本公开的实施例。具体实施方式虽然讨论了具体配置和布置，但是应当理解，这仅仅是为示例目的。本领域技术人员将认识到，能够使用其它配置和布置，而不脱离本公开的精神和范围。对本领域技术人员将明显的是，也能够将本公开采用于各种其它应用中。应当注意，申请文件中对“一个实施例”、“实施例”、“范例实施例”、“一些实施例”等的引用指示描述的实施例可以包含特定特征、结构、或特性，但是每一个实施例可以不必包含该特定特征、结构、或特性。此外，该短语不必然指相同的实施例。此外，当联系实施例描述特定特征、结构或特性时，不管是否明确描述，与其它实施例相联系来实施该特征、结构或特性都在本领域技术人员的知识范围内。通常，至少部分根据上下文中的使用来理解术语学。例如，于此使用的术语“一个或多个”，至少部分取决于上下文，可以用于在单数的意义上描述任何特征、结构、或特性，或可以用于在复数的意义上描述特征、结构或特性的组合。类似地，诸如“一”、“一个”、或“所述”的术语再次可以被理解为传达单数使用或传达复数使用，至少部分取决于上下文。另外，术语“基于”可以被理解为不必然意图传达排它的因素集，而是可以容许不必然清楚描述的附加因素的存在，再次，至少部分取决于上下文。将易于理解的是，本公开中的“在……上”、“在……以上”、以及“在……之上”的意思应当被以最宽的方式解释，使得“在……上”不仅意指“直接在……(某物)上”，而且也包含“在……(某物)上”且其间具有中间特征或层，并且“在……以上”或“在……之上”不仅意指“在……(某物)以上”或“在……(某物)之上”的意思，而且也能够包含“在……(某物)以上”或“在……(某物)之上”，而其间没有中间特征或层(即，直接在某物上)的意思。此外，空间上的相对术语，诸如“在……之下”、“在……以下”、“下部的”、“在……以上”、“上部的”等于此可以用于易于描述，以描述如图中示例的一个元件或特征与别的元件(单个或多个)或特征(单个或多个)的关系。除图中描绘的取向之外，空间上的相对术语还意图涵盖使用或操作中的器件的不同取向。装置可以另外地取向(旋转90度或以其它取向)并且可以同样地相应解释于此使用的空间上的相对描述符。如于此使用的，术语“衬底”指一种材料，随后的材料层要增加到该材料上。能够对衬底自身进行构图。能够对增加到衬底顶上的材料进行构图，或者增加到衬底顶上的材料能够保持未被构图。此外，衬底能够包含宽广系列的半导体材料，诸如硅、锗、砷化镓、磷化铟等。替代地，衬底能够由诸如玻璃、塑料、或蓝宝石晶片的非导电材料构成。如于此使用的，术语“层”指包含具有厚度的区域的材料部分。层能够在下覆或上覆结构的整个之上延伸，或可以具有比下覆或上覆结构的广度小的广度。此外，层能够是同质或异质连续结构的区域，该区域的厚度小于该连续结构的厚度。例如，层能够位于连续结构的顶部表面和底部表面之间的水平平面的任何对之间，位于连续结构的顶部表面和底部表面处的水平平面的任何对之间。层能够横向地、垂直地、和/或沿着锥形表面延伸。衬底能够是层，能够在其中包含一个或更多层，和/或能够在其上、其以上、和/或其以下具有一个或多个层。层能够包含多个层。例如，互连层能够包含一个或多个导体和接触层(其中，形成了互连线、和/或过孔接触部)和一个或多个电介质层。如于此使用的，术语“名义的/名义上”指在产品或工艺的设计阶段期间设定的用于部件或工艺操作的特性或参数的期望或目标值与期望值以上和/或以下的值的范围一起。值的范围能够归因于公差或制造工艺的稍微变化。如于此使用的，术语“大约”指示能够基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定技术节点，术语“大约”能够指示给定量的值能够在例如该值的10-30％之内(例如，该值的±10％、±20％、或±30％)变化。如于此使用的，术语“3D存储器件”指半导体器件，该半导体器件在横向取向的衬底上具有存储单元晶体管的垂直取向的串(于此称为“存储串”，诸如NAND存储串)，使得存储串在相对于衬底垂直的方向上延伸。如于此使用的，术语“垂直的/垂直地”意指名义上正交于衬底的横向表面。如于此使用的，能够互换地使用术语“阶梯”、“台阶”、以及“水平面”。如于此使用的，阶梯结本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：存储堆叠体，包括在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分，所述源极接触结构包括多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。

【技术特征摘要】
【国外来华专利技术】1.一种存储器件，包括：存储堆叠体，包括在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分，所述源极接触结构包括多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。2.如权利要求1所述的存储器件，其中，所述多个源极接触部中的每一个包括以下至少之一：铝、钨、钴、或铜。3.如权利要求2所述的存储器件，其中，所述多个源极接触部中的每一个包括钨。4.如权利要求1-3中的任一项所述的存储器件，其中，所述源极接触结构还包括所述存储堆叠体的所述第一部分与所述第二部分之间的电介质层，并且所述电介质层使所述多个源极接触部与所述存储堆叠体的所述第一部分和所述第二部分绝缘。5.如权利要求4所述的存储器件，其中，所述电介质层包括以下至少之一：氧化硅、氮化硅、或氮氧化硅。6.如权利要求4或5所述的存储器件，其中，所述电介质层包括氧化硅。7.如权利要求1-6中的任一项所述的存储器件，其中，所述源极接触结构还包括与所述多个源极接触部和所述衬底接触的源极导体。8.如权利要求7所述的存储器件，其中，所述衬底包括硅，且所述源极导体包括硅化物层。9.如权利要求1-8中的任一项所述的存储器件，其中，所述多个源极接触部在所述源极导体之上布置成阵列。10.如权利要求4-6中的任一项所述的存储器件，其中，所述多个源极接触部的总体积与所述源极接触结构的总体积的比率在从大约30％至大约70％的范围中。11.如权利要求1-10中的任一项所述的存储器件，其中，两个相邻的源极接触部的中心之间的距离在从大约250nm至大约1.4μm的范围中。12.如权利要求1-11中的任一项所述的存储器件，其中，所述多个源极接触部中的每一个源极接触部的直径在从大约80nm至大约150nm的范围中。13.如权利要求12所述的存储器件，其中，所述多个源极接触部中的每一个源极接触部的所述直径为大约120nm。14.如权利要求7-13中的任一项所述的存储器件，还包括在所述衬底中的在所述多个沟道结构和所述源极导体之下的掺杂半导体区域和在所述掺杂半导体区域中的在所述多个沟道结构中的每一个沟道结构之下的掺杂半导体部分，所述掺杂半导体部分经由所述掺杂半导体区域电耦合至所述源极导体。15.如权利要求1-14中的任一项所述的存储器件，还包括所述多个源极接触部中的每一个源极接触部之上的第一接触部。16.如权利要求1-15中的任一项所述的存储器件，还包括所述多个沟道结构中的每一个沟道结构之上的第二接触部和所述第二接触部之上的第三接触部。17.一种存储器件，包括：存储堆叠体，包括在衬底之上延伸的多个交错的导体层和绝缘层；多个沟道结构，均垂直延伸穿过所述存储堆叠体到所述衬底中；以及源极接触结构，垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分，其中：所述源极接触结构包括多个源极接触部，所述多个源极接触部在电介质层中且通过所述电介质层彼此绝缘；以及所述多个源极接触部中的每一个源极接触部电耦合至所述多个沟道结构的公共源极。18.如权利要求17所述的存储器件，其中，所述多个源极接触部中的每一个包括以下至少之一：铝、钨、钴、或铜。19.如权利要求18所述的存储器件，其中，所述多个源极接触部中的每一个包括钨。20.如权利要求17-19中的任一项所述的存储器件，其中，所述电介质层包括以下至少之一：氧化硅、氮化硅、或氮氧化硅。21.如权利要求20所述的存储器件，其中，所述电介质层包括氧化硅。22.如权利要求17-21中的任一项所述的存储器件，其中，所述源极接触结构还包括与所述多个源极接触部和所述衬底接触的源极导体。23.如权利要求17-22中的任一项所述的存储器件，其中，所述衬底包括硅，且所述源极导体包括硅化物层。24.如权利要求17-23中的任一项所述的存储器件，其中，所述多个源极接触部的总体积与所述源极接触结构的总体积的比率在从大约30％至大约70％的范围中。25.如权利要求17-24中的任一项所述的存储器件，其中，两个相邻的源极接触部的中心之间的距离在从大约250nm至大约1.4μm的范围中。26.如权利要求17-25中的任一项所述的存储器件，其中，所述多个源极接触部中的每一个源极接触部的直径在从大约80nm至大约150nm的范围中。27.如权利要求26所述的存储器件，其中，所述多个源极接触部中的每一个源极接触部的所述直径为大约120nm。28.如权利要求22-27中的任一项所述的存储器件，还包括在所述衬底中的在所述多个沟道结构和所述源极导体之下的掺杂半导体区域和在所述掺杂半导体区域中的在所述多个沟道结构中的每一个沟道结构之下的掺杂半导体部分，所述掺杂半导体部分经由所述掺杂半导体区域电耦合至所述源极导体。29.如权利要求17-28中的任一项所述的存储器件，还包括：所述多个源极接触部中的每一个源极接触部之上的第一接触部；以及所述多个沟道结构中的每一个沟道结构之上的第二接触部和所述第二接触部之上的第三接触部。30.一种用于形成存储器件的方法，包括：形成多个沟道结构，所述多个沟道结构均垂直延伸穿过存储堆叠体到衬底中；以及形成源极接触结构，所述源极接触结构垂直延伸穿过所述存储堆叠体并且横向延伸以将所述存储堆叠体分成第一部分和第二部分，其中，形成所述源极接触结构包括形成多个源极接触部，所述多个源极接触部均电耦合至所述多个沟道结构的公共源极。31.如权利要求30所述的方法，其中，形成所述多个源极接触部包括：形成缝隙开口，所述缝隙开口垂直延伸穿过所述存储堆叠体并且横向延伸，以将所述存储堆叠体分成所述第一部分和所述第二部分并暴露所述存储堆叠体的所述第一部分与所述第二部分之间的所述衬底；以及以初始电介质层填充所述缝隙开口；以及在所述存储堆叠体的所述第一部分与所述第二部分之间的所述初始电介质层中形成所述多个源极接触部。32.如权利要求31所述的方法，还包括形成与所述多个源极接触部和所述存储堆叠体的所述第一部分与所述第二部分之间的所述缝隙开口的底部处的所述衬底接触的源极导体。33.如权利要求32所述的方法，其中，形成所述源极导体包括在所述衬底之...

【专利技术属性】
技术研发人员：刘毅华，刘峻，范鲁明，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42