封装体结构及半导体器件的封装方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种封装体结构及半导体器件的封装方法。所述封装体结构包括：封装基板，适于承载半导体器件；绝缘层，覆盖于所述封装基板表面并包覆所述半导体器件；导电层，至少包覆所述绝缘层，所述导电层用于接地以屏蔽外界电磁干扰。本发明专利技术提高了半导体器件在封装后屏蔽外界电磁干扰的能力，大幅度改善了半导体器件的性能，减少了客户端的质量隐患。

【技术实现步骤摘要】
封装体结构及半导体器件的封装方法
本专利技术涉及半导体制造
，尤其涉及一种封装体结构及半导体器件的封装方法。
技术介绍
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3DNOR(3D或非)闪存和3DNAND(3D与非)闪存。其中，3DNAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。封装是3DNAND存储器制造过程中的一个重要步骤。但是，由于封装方法以及封装结构的限制，现有的半导体器件在封装后并不具备抗电磁干扰(Anti-ElectromagneticInterference，Anti-EMI)的性能，导致成品半导体器件在使用过程中性能较差。因此，如何提高封装后半导体器件的抗电磁干扰能力，改善半导体器件的性能，是目前亟待解决的技术问题。
技术实现思路
本专利技术提供一种封装体结构及半导体器件的封装方法，用于解决现有的半导体器件在封装后抗电磁干扰能力较差的问题。为了解决上述问题，本专利技术提供了一种封装体结构，包括：封装基板，适于承载半导体器件；绝缘层，覆盖于所述封装基板表面并包覆所述半导体器件；导电层，至少包覆所述绝缘层，所述导电层用于接地以屏蔽外界电磁干扰。优选的，还包括：焊球，位于所述封装基板背离所述半导体器件的表面；导电连接线，位于所述绝缘层内且与所述半导体器件电连接；多层连接线，位于所述封装基板内，且所述多层连接线的两端分别与所述导电连接线、所述焊球电连接。优选的，所述导电层还覆盖于所述封装基板表面；所述封装体结构还包括：位于所述封装基板内的接地线路；所述导电层的相端部与所述接地线路电连接。优选的，还包括：暴露于所述封装基板表面的导电连接块，所述导电连接块的一端与所述导电层的端部电连接、另一端与所述接地线路电连接。优选的，所述导电层的材料为掺杂有导电填料的聚合物材料。优选的，所述绝缘层的材料为环氧树脂模塑料。优选的，所述半导体器件为3DNAND存储器。为了解决上述问题，本专利技术还提供了一种半导体器件的封装方法，包括如下步骤：提供一封装基板，所述封装基板上承载有至少一半导体器件；形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层；形成至少包覆所述绝缘层的导电层，所述导电层用于接地以屏蔽外界电磁干扰。优选的，所述封装基板内部具有多层连接线；形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层之前还包括如下步骤：形成导电连接线，电连接所述半导体器件与所述多层连接线。优选的，还包括如下步骤：于所述封装基板背离所述半导体器件的表面形成与所述多层连接线电连接的焊球。优选的，形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层的具体步骤包括：提供第一模腔，所述第一模腔包括第一上模以及与所述第一上模相对的第一下模，所述第一下模中具有至少一第一下模腔；固定所述封装基板于所述第一上模中，使得所述半导体器件朝向所述第一下模；闭合所述第一上模与所述第一下模，密封所述半导体器件于所述第一下模腔内；注射绝缘塑封料至所述第一下模腔，形成所述绝缘层。优选的，所述封装基板表面承载有多个所述半导体器件；所述第一下模中具有与多个所述半导体器件一一对应的多个所述第一下模腔。优选的，形成至少包覆所述绝缘层的导电层的具体步骤包括：提供第二模腔，所述第二模腔包括第二上模以及与所述第二上模相对的第二下模，所述第二下模中具有一第二下模腔；固定形成有所述绝缘层的所述封装基板于所述第二上模中，使得所述半导体器件朝向所述第二下模；闭合所述第二上模与所述第二下模，密封所述绝缘层于所述第二下模腔内；注射导电塑封料至所述第二下模腔，形成所述导电层。优选的，所述导电塑封料为掺杂有导电填料的聚合物材料。优选的，所述导电层还覆盖于所述封装基板表面，所述封装基板内具有接地线路；将所述导电层接地的具体步骤包括：电连接所述导电层的端部与所述接地线路。优选的，所述半导体器件为3DNAND存储器。本专利技术提供的封装体结构及半导体器件的封装方法，通过在半导体器件表面依次形成绝缘层、导电层，并使得绝缘层外表面的导电层接地，在保证对半导体器件的机械保护的同时，提高了半导体器件在封装后屏蔽外界电磁干扰的能力，大幅度改善了半导体器件的性能，减少了客户端的质量隐患。附图说明附图1是本专利技术具体实施方式中封装体结构的示意图；附图2是本专利技术具体实施方式中半导体器件的封装方法流程图；附图3A-3D是本专利技术具体实施方式在封装半导体器件的过程中主要流程工艺截面示意图。具体实施方式下面结合附图对本专利技术提供的封装体结构及半导体器件的封装方法的具体实施方式做详细说明。在对半导体器件进行封装时，先将半导体器件安装于引线框架或者封装基板上，然后通过打金属线或者SMT(SurfaceMountTechnology，表面贴装技术)等方式将所述半导体器件的电信号自所述引线框架或所述封装基板引出。为了保护半导体器件以及金属引线等结构，在引线框架或者封装基板的一侧使用模塑封料对半导体器件进行密封。然而，目前常用的模塑封料均为绝缘材料，并不具备抗电磁干扰(Anti-EMI)的能力。为了使得封装后的半导体器件能够抗电磁干扰，目前所采用的方法是在封装后的成品器件表面喷涂或溅射含有金属颗粒的涂料，经烘烤后在成品器件表面形成一层导电膜，使得封装后的半导体器件能够抵抗一定的外部电磁干扰。但是，这些方式形成的导电膜至少具有以下三个缺陷：第一，速度慢、产能低；第二，镀层较薄，且容易出现不均匀、覆盖不完全的情况，使得封装后的半导体器件抗静电干扰的能力较差；第三，由于镀层较薄且暴露于外界环境中，因此容易受到外力刮擦而引起划痕等缺陷，严重时甚至导致产品的报废。为了解决上述问题，本具体实施方式提供了一种封装体结构，附图1是本专利技术具体实施方式中封装体结构的示意图。如图1所示，本具体实施方式提供的封装体结构包括：封装基板10，适于承载半导体器件11；绝缘层12，覆盖于所述封装基板10表面并包覆所述半导体器件11；导电层13，至少包覆所述绝缘层12，所述导电层13用于接地以屏蔽外界电磁干扰。本具体实施方式通过在半导体器件11表面依次设置所述绝缘层12与所述导电层13，在保证对半导体器件机械保护性能的同时，通过所述导电层13的接地，改善了半导体器件抗电磁干扰的能力，既能有效避免外界电磁信号对所述半导体器件11的干扰，也能有效的防止所述半导体器件11自身的电磁信号外泄。所述绝缘层12可以为覆盖于所述封装基板10表面并塑封所述半导体器件11的绝缘塑封层，所述导电层13可以是至少塑封所述绝缘层12的导电塑封层，即采用两次塑封工艺对所述半导体器件11进行塑封。本具体实施方式中所述的半导体器件11可以为任何具备塑封结构的半导体封装器件，例如可以是但不限于3DNAND存储器。当所述导电层13通过塑封工艺形成于所述绝缘层12的外表面时，可以使得所述导电层13具有一定的厚度，且能够均匀、本文档来自技高网...

【技术保护点】
1.一种封装体结构，其特征在于，包括：封装基板，适于承载半导体器件；绝缘层，覆盖于所述封装基板表面并包覆所述半导体器件；导电层，至少包覆所述绝缘层，所述导电层用于接地以屏蔽外界电磁干扰。

【技术特征摘要】
1.一种封装体结构，其特征在于，包括：封装基板，适于承载半导体器件；绝缘层，覆盖于所述封装基板表面并包覆所述半导体器件；导电层，至少包覆所述绝缘层，所述导电层用于接地以屏蔽外界电磁干扰。2.根据权利要求1所述的封装体结构，其特征在于，还包括：焊球，位于所述封装基板背离所述半导体器件的表面；导电连接线，位于所述绝缘层内且与所述半导体器件电连接；多层连接线，位于所述封装基板内，且所述多层连接线的两端分别与所述导电连接线、所述焊球电连接。3.根据权利要求1所述的封装体结构，其特征在于，所述导电层还覆盖于所述封装基板表面；所述封装体结构还包括：位于所述封装基板内的接地线路；所述导电层的端部与所述接地线路电连接。4.根据权利要求3所述的封装体结构，其特征在于，还包括：暴露于所述封装基板表面的导电连接块，所述导电连接块的一端与所述导电层的端部电连接、另一端与所述接地线路电连接。5.根据权利要求1所述的封装体结构，其特征在于，所述导电层的材料为掺杂有导电填料的聚合物材料。6.根据权利要求1所述的封装体结构，其特征在于，所述绝缘层的材料为环氧树脂模塑料。7.根据权利要求1所述的封装体结构，其特征在于，所述半导体器件为3DNAND存储器。8.一种半导体器件的封装方法，其特征在于，包括如下步骤：提供一封装基板，所述封装基板上承载有至少一半导体器件；形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层；形成至少包覆所述绝缘层的导电层，所述导电层用于接地以屏蔽外界电磁干扰。9.根据权利要求8所述的半导体器件的封装方法，其特征在于，所述封装基板内部具有多层连接线；形成覆盖于所述封装基板表面并包覆所述半导体器件的绝缘层之前还包括如下步骤：形成导电连接线，电连接所述半导体器件与所述多层连接线。10.根据权利要求9所述的半导体...

【专利技术属性】
技术研发人员：周厚德，陈鹏，沈天尔，张保华，苗健，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42