包括线形选择互连的半导体存储器件及包括其的电子系统技术方案

提供了半导体存储器件和具有该半导体存储器件的电子系统。该半导体存储器件之一可以包括：在第一水平方向上平行延伸的多个第一导电互连；设置在第一导电互连上的多个选择互连，所述选择互连在第一水平方向上平行延伸；在垂直于第一水平方向的第二水平方向上平行延伸的多个第二导电互连；以及分别设置在第一导电互连与第二导电互连之间的互连区域中的多个存储单元叠层。每个存储单元叠层可以包括可变电阻元件。

Semiconductor memory devices including linear selective interconnection and electronic systems thereof

【技术实现步骤摘要】
包括线形选择互连的半导体存储器件及包括其的电子系统相关申请的交叉引用本申请要求于2017年10月30日提交的韩国申请号10-2017-0142534的优先权，该申请通过引用整体并入本文。
本公开的实施例涉及包括线形选择互连的半导体存储器件，制造包括线形选择互连的半导体存储器件的方法，以及包括包含线形选择互连的半导体存储器件的电子系统。
技术介绍
可变电阻存储器件以及其他类型的半导体存储器件各自在低电阻状态和高电阻状态之间切换。例如，可变电阻存储器件可以包括：电阻式随机存取存储器(ReRAM)、相变随机存取存储器(PCRAM)、自旋转移力矩磁随机存取存储器(STT-MRAM)之中的一种和另一种存储器件。可变电阻半导体存储器件可以具有交叉点布置结构。即，存储器件可以包括垂直布置在水平线组之间的交叉区域中的存储单元阵列。由于与DRAM(动态随机存取存储器)相比，具有交叉点布置结构的存储器件相对简单，并且具有非易失性特性，因此它们作为下一代半导体存储器件正受到关注。
技术实现思路
本公开的实施例提供了包括线形选择互连的半导体存储器件。本公开的实施例提供了制造包括线形选择互连的半导体存储器件的方法。本公开的实施例提供了电子系统，所述电子系统包括包含线形选择互连的半导体存储器件。根据本公开的一个实施例，一种电子系统可以包括半导体存储器件。所述半导体存储器件可以包括：多个第一导电互连，所述多个第一导电互连在第一水平方向上平行延伸；多个选择互连，所述多个选择互连设置在所述第一导电互连上，并且所述选择互连在所述第一水平方向上平行延伸；多个第二导电互连，所述第二导电互连在垂直于所述第一水平方向的第二水平方向上平行延伸；以及多个存储单元叠层，所述多个存储单元叠层分别设置在所述第一导电互连与所述第二导电互连之间的互连区域中。所述存储单元叠层中的每个可以包括可变电阻元件。根据本公开的一个实施例，一种电子系统可以包括半导体存储器件。所述半导体存储器件可以包括：第一导电互连，其在第一水平方向上平行延伸；选择互连，其在垂直于所述第一水平方向的第二水平方向上平行延伸；第二导电互连，其设置在所述选择互连上，所述第二导电互连在所述第二水平方向上平行延伸；以及存储单元叠层，其分别设置在所述第一导电互连与所述选择互连之间的交叉区域中。所述存储单元叠层中的每个可以包括可变电阻元件。根据本公开的一个实施例，一种半导体存储器件可以包括：第一导电互连，其在第一水平方向上平行延伸；第二导电互连，其在垂直于所述第一水平方向的第二水平方向上平行延伸；存储单元叠层，其分别设置在所述第一导电互连与所述第二导电互连之间的交叉区域中；以及选择互连，其设置在所述第一导电互连与所述存储单元叠层之间。所述选择互连与所述第一导电互连接触并且在所述第一水平方向上平行延伸。附图说明图1是示意性地示出根据本公开的一个实施例的半导体存储器件的电路图。图2A至图2D是示意性地示出根据本公开的实施例的半导体存储器件的三维透视图。图3A和图3B是根据本公开的一个实施例的图2A中所示的半导体存储器件的截面图。图4A和图4B是根据本公开的一个实施例的图2B中所示的半导体存储器件的截面图。图5A和图5B是根据本公开的一个实施例的图2C中所示的半导体存储器件的截面图。图6A和图6B是根据本公开的一个实施例的图2D中所示的半导体存储器件的截面图。图7A和图7B至图10A和图10B是示出根据本公开的一个实施例的形成图2A中所示的半导体存储器件的方法的截面图。图11A和图11B至图14A和图14B是示出根据本公开的一个实施例的形成图2B中所示的半导体存储器件的方法的截面图。图15A和图15B至图20A和图20B是示出根据本公开的一个实施例的形成图2C中所示的半导体存储器件的方法的截面图。图21A和图21B至图26A和图26B是示出根据本公开的一个实施例的形成图2D中所示的半导体存储器件的方法的截面图。图27至图31是电子系统，每个电子系统包括根据本公开实施例的一个或更多个半导体存储器件。具体实施方式以下将参考附图更详细地描述各种实施例。然而，本公开的实施例可以是不同的形式，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是充分和完整的，并且将本公开的范围完全传达给本领域技术人员。本说明书中使用的术语仅用于描述示例性实施例，并不限制本公开的实施例。除非另有相反的说明，否则单数形式的术语可以包括复数形式。本说明书中使用的“包含”和“包含有”的含义指定组件、步骤、操作和/或元件，但不排除其他组件、步骤、操作和/或元件。贯穿整个说明书，相同的附图标记表示相同的元件。因此，尽管在相应的附图中没有提及或描述相同或相似的附图标记，但是可以参考其他附图来描述这些附图标记。此外，尽管元件不由附图标记表示，但是可以参考其他附图来描述这些元件。图1是示意性地示出根据本公开的一个实施例的半导体存储器件100的电路图。半导体存储器件100可以具有交叉点阵列结构。交叉点阵列结构也可以称为交叉点布置结构。参考图1，根据本公开的一个实施例的半导体存储器件100可以包括多个字线WL、多个位线BL和多个存储单元MC。字线WL可以在第一方向(即，行方向)上延伸，并且可以彼此平行。位线BL可以在垂直于第一方向的第二方向(即，列方向)上延伸，并且可以彼此平行。存储单元MC可以设置在字线WL与位线BL之间。例如，存储单元MC可以沿着与第一方向和第二方向垂直的方向设置在字线WL和位线BL相交的区域中。存储单元MC可以电连接在字线WL与位线BL之间。存储单元MC可以各自包括可变电阻元件。在另一个实施例中，字线WL可以在第二方向(即，列方向)上延伸，并且位线BL可以在第一方向(即，行方向)上延伸。图2A至图2D是示意性地示出根据本公开的实施例的半导体存储器件100A至100D的三维透视图。参考图2A，根据本公开的一个实施例的半导体存储器件100A可以包括多个下导电互连20、设置在下导电互连20上的多个选择互连40、多个上导电互连90以及多个存储单元叠层MC。下导电互连20和选择互连40可以各自在第一水平方向上延伸。上导电互连90可以各自在垂直于第一水平方向的第二水平方向上延伸。多个存储单元叠层MC可以设置在下导电互连20与上导电互连90之间的交叉区域中。如图2A所示，多个存储单元叠层MC可以设置在选择互连40与上导电互连90之间。进一步参考图1，下导电互连20可以是图1的字线WL，并且上导电互连90可以是图1的位线BL。或者，在本公开的另一个实施例中，下导电互连20可以是位线BL，并且上导电互连90可以是字线WL。下导电互连20和上导电互连90可以包括一种或更多种导电材料，诸如金属、金属氮化物、金属合金、金属化合物或其组合。选择互连40可以直接层叠在下导电互连20上。与下导电互连20类似，选择互连40可以具有在第一水平方向上延伸的线形。下导电互连20和选择互连40可以垂直地重叠，使得选择互连40的侧壁和下导电互连20的侧壁彼此垂直地对准。选择互连40可以包括：双向阈值开关(OTS)材料层；金属-绝缘体转变(MIT)材料层，包括MIT材料，诸如二氧化钒(VO2)和氧化铌(NbO2)中的任何一种；混合离子电子传导(MI本文档来自技高网...

【技术保护点】
1.一种包括半导体存储器件的电子系统，其中，所述半导体存储器件包括：多个第一导电互连，所述多个第一导电互连在第一水平方向上平行延伸；多个选择互连，所述多个选择互连设置在所述第一导电互连上，并且所述选择互连在所述第一水平方向上平行延伸；多个第二导电互连，所述多个第二导电互连在垂直于所述第一水平方向的第二水平方向上平行延伸；以及多个存储单元叠层，所述多个存储单元叠层分别设置在所述第一导电互连与所述第二导电互连之间的互连区域中，其中，所述存储单元叠层中的每个包括可变电阻元件。

【技术特征摘要】
2017.10.30 KR 10-2017-01425341.一种包括半导体存储器件的电子系统，其中，所述半导体存储器件包括：多个第一导电互连，所述多个第一导电互连在第一水平方向上平行延伸；多个选择互连，所述多个选择互连设置在所述第一导电互连上，并且所述选择互连在所述第一水平方向上平行延伸；多个第二导电互连，所述多个第二导电互连在垂直于所述第一水平方向的第二水平方向上平行延伸；以及多个存储单元叠层，所述多个存储单元叠层分别设置在所述第一导电互连与所述第二导电互连之间的互连区域中，其中，所述存储单元叠层中的每个包括可变电阻元件。2.根据权利要求1所述的电子系统，其中，所述选择互连中的每个包括双向阈值开关OTS材料层、金属-绝缘体转变MIT材料层、混合离子电子传导MIEC材料层、金属-绝缘体-金属MIM层叠层、金属氧化物层、金属掺杂氧化硅层、硫族化物材料层、相变材料层和二极管中的一种。3.根据权利要求1所述的电子系统，其中，所述可变电阻元件包括可变电阻材料，所述可变电阻材料包括过渡金属氧化物、相变材料和磁阻材料中的一种或更多种。4.根据权利要求1所述的电子系统，其中，所述存储单元叠层中的每个还包括设置在所述可变电阻元件上的上电极，所述上电极与所述第一导电互连中的一个接触。5.根据权利要求4所述的电子系统，其中，所述存储单元叠层中的每个还包括设置在所述选择互连中的一个与所述可变电阻元件之间的中间电极。6.根据权利要求5所述的电子系统，其中，每个存储单元叠层的所述中间电极与所述选择互连中的一个接触。7.根据权利要求5所述的电子系统，其中，每个存储单元叠层的所述上电极和所述中间电极包括导电材料，所述导电材料包括金属、金属化合物和含碳C的导体中的一种或更多种。8.根据权利要求1所述的电子系统，其中，所述半导体存储器件还包括分别设置在所述第一导电互连与所述选择互连之间的阻挡互连。9.根据权利要求8所述的电子系统，其中，所述阻挡互连包括导电材料，所述导电材料包括金属、金属化合物和含碳C导体中的一种或更多种。10.根据权利要求1所述的电子系统，还包括微处理器，所述微处理器包括：控制单元，其被配置为：从所述微处理器外部的外部设备接收包括命令的信号，并执行提取、解码所述命令或者控制所述微处理器的输入或输出；运算单元，其被配置为基于所述控制单元对所述命令进行解码的结果来执行操作；以及存储单元，其被配置为储存用于执行所述操作的数据、与执行所述操作的结果相对应的数据或者用于执行所述操作的数据的地址，其中，所述半导体存储器件是所述微处理器中的所述存储单元的一部分。11.根据权利要求1所述的电子系统，还包括处理系统，所述处理系统包括：处理器，其被配置为：对由所述处理器接收的命令进行解码，并基于对所述命令进行解码的结果来控制对信息的操作；辅助存储设备，其被配置为储存用于对所述命令进行解码的程...

【专利技术属性】
技术研发人员：高永锡，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR