半导体元件的制造方法技术

一种半导体元件的制造方法包含：在基材上方形成栅电极；在栅电极上方形成硬遮罩，其中硬遮罩包含金属氧化物；在硬遮罩上方形成层间介电层；在层间介电层中形成接触孔，其中接触孔暴露源极/漏极；利用导电材料填充接触孔；以及将化学机研磨光制程应用至层间介电层及导电材料，其中化学机研磨光制程在硬遮罩处终止，化学机研磨光制程使用含有硼酸或其衍生物的研磨液，化学机研磨光制程对于层间介电层具有第一移除速率以及对于硬遮罩具有第二移除速率，并且第一移除速率比第二移除速率为第一比率。第一比率大于约5。

Manufacturing Method of Semiconductor Components

The manufacturing method of a semiconductor element includes: forming a gate electrode above the base material; forming a hard mask above the gate electrode, in which the hard mask contains metal oxides; forming an interlayer dielectric layer above the hard mask; forming a contact hole in the interlayer dielectric layer, in which the contact hole exposes the source/drain electrode; filling the contact hole with conductive material; and applying the chemical machine polishing process to. Interlayer dielectric layer and conductive material, in which the chemical machine polishing process terminates at the hard mask, the chemical machine polishing process uses a grinding fluid containing boric acid or its derivatives, the chemical machine polishing process has the first removal rate for the interlayer dielectric layer and the second removal rate for the hard mask, and the first removal rate is the first ratio compared with the second removal rate. The first ratio is greater than about 5.

【技术实现步骤摘要】
半导体元件的制造方法
本案是关于一种半导体元件的制造机制。
技术介绍
随着半导体元件按比例缩小到次微米尺寸，在制造元件期间及对于形成多级互连及接线而言，平坦化技术变得日渐复杂。化学机械平坦化制程近期已出现为用于实现高平坦化程度的技术以用于次微米的非常大的集成电路制造。此外，化学机械平坦化制程是广泛使用的制程，通过此制程，化学及机械力均用于全局地平坦化半导体工件。平坦化准备用于形成后续层的工件。化学机械平坦化制程系统包含由抛光垫覆盖的旋转平台。研磨液分配系统经配置为向抛光垫提供化学机研磨光研磨液。工件随后与垫接触，从而导致旋转平台平坦化工件。
技术实现思路
于一或多个实施方式中，一种半导体元件的制造方法包含：在基材上方形成栅电极；在栅电极上方形成硬遮罩，其中硬遮罩包含金属氧化物；在硬遮罩上方形成层间介电层；在层间介电层中形成接触孔，其中接触孔暴露源极/漏极；利用导电材料填充接触孔；以及将化学机研磨光制程应用至层间介电层及导电材料，其中化学机研磨光制程在硬遮罩处终止，化学机研磨光制程使用含有硼酸或其衍生物的研磨液，化学机研磨光制程对于层间介电层具有第一移除速率以及对于硬遮罩具有第二移除速率，并且第一移除速率比第二移除速率为第一比率。第一比率大于约5。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭示的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。图1A至图8A是根据本揭示的一些实施例的在制造的各个阶段处的局部半导体元件的透视图；图1B至图8B是分别沿着图1A至图8A中的线B-B截取的横截面图；图1C是沿着图1A中的线C-C截取的横截面图；图9是根据本揭示的一些实施例的化学机械平坦化(chemicalmechanicalpolish,CMP)系统及晶圆的示意图；图10A是根据本揭示的一些实施例的在硬遮罩、第一层间介电(interlayerdielectric,ILD)层、金属氧化物移除速率(removalrate,RR)抑制剂、及多个研磨粒子之间的机制的示意图；图10B是根据本揭示的一些实施例的在硬遮罩、阻障层、导电材料、金属氧化物移除速率抑制剂、及研磨粒子之间的机制的示意图；图11A及图11B是在图7B及图8B中图示的化学机械平坦化制程期间的晶圆的示意性横截面图；图12是根据本揭示的一些实施例的用于抛光晶圆的方法的流程图。具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述部件及排列的特定实例以简化本揭示。当然，这些仅为实例且并不意欲为限制性。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包含以直接接触形成第一特征及第二特征的实施例，且亦可包含在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所示出的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。如本文所使用，“大约(around)”、“约(about)”或“近似(approximately)”应通常意指在给定值或范围的20％内、较佳地10％内、且更佳地5％内。本文给出的数字数量是近似值，意指若未明确阐明，则可以推断出术语“大约(around)”、“约(about)”或“近似(approximately)”。本文使用的术语是出于描述特定实施例的目的，并且不意欲限制本揭示。如本文所使用，除非上下文另外清除地指出，单数形式“一(a)”、“一(an)”及“该(the)”意欲亦包含复数形式。应进一步理解，当在本说明书中使用时，术语“包含(comprises)”及/或“包含(comprising)”、或“包含(includes)”及/或“包含(including)”、或“具有(has)”及/或“具有(having)”指定所阐述特征、区域、整数、步骤、操作、元件及/或组件的存在，但不排除一或多个其他特征、区域、整数、步骤、操作、元件、组件及/或其群组的存在或添加。图1A至图8A是根据本揭示的一些实施例的在制造的各个阶段处的局部半导体元件的透视图。图1B至图8B是分别沿着图1A至图8A中的线B-B截取的横截面图。参考图1A、图1B及图1C。图1C是沿着图1A中的线C-C截取的横截面图。提供基材100。基材100可是块状硅基材。或者，基材100可包含：元素半导体，诸如以晶体结构的硅(Si)或锗(Ge)；化合物半导体，诸如锗硅(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)、及/或锑化铟(InSb)；或其组合。可能的基材100亦包含绝缘体上硅(SOI)基材。SOI基材使用由氧布植来分离(SIMOX)、晶圆结合及/或其他适宜方法来制造。一些示例性基材100亦包含绝缘体层。绝缘体层包含适宜材料，诸如氧化硅、蓝宝石及/或其组合。示例性绝缘体层可是埋入的氧化物层(BOX)。绝缘体通过一或多个适宜制程形成，此适宜制程诸如布植(例如，SIMOX)、氧化、沉积及/或其他适宜制程。在一些示例性半导体基材100中，绝缘体层是绝缘体上硅基材的组成(例如，层)。基材100亦可包含各种掺杂区域。掺杂区域可掺杂有p型掺杂剂，诸如硼或BF2；n型掺杂剂，诸如磷或砷；或其组合。掺杂区域可直接在基材100上、在P阱结构中、在N阱结构中、在双阱结构中及/或使用凸起结构形成。基材100可进一步包含各种主动区域，诸如经配置为用于N型金属氧化物半导体晶体管元件的区域及经配置用于P型金属氧化物半导体晶体管元件的区域。在一些实施例中，基材100亦包含鳍结构110。基材100的鳍结构110包含多个通道部分110A及邻近通道部分110A的多个源极/漏极部分110B。鳍结构110可包含Si、SiGe或其他适宜材料。在一些实施例中，鳍结构110是通过一或多种适宜制程形成，此适宜制程包含各种沉积、光微影及/或蚀刻制程。举例而言，鳍结构110是通过图案化及蚀刻基材100的一部分来形成。在一些实施例中，光阻材料层(未图示)相继沉积在基材100上方。光阻材料层根据期望图案(在此情况下为鳍结构110)经照射(暴露)并显影以移除光阻材料的部分。剩余光阻材料保护下层材料不受后续处理操作(诸如蚀刻)的影响。应当注意，亦可在蚀刻制程中使用其他遮罩，诸如氧化物或氮化硅遮罩。鳍结构110可通过一些其他适宜方法来图案化。例如，鳍结构110可使用一或多个光微影制程(包含双图案化或多图案化制程)来图案化。双图案化或多图案化制程中的一些制程组合光微影及自我对准的制程，从而允许产生图案，这些图案例如具有小于可使用单个直接光微影制程另外获得的图案的节距。例如，在一些实施例中，牺牲层在基材100本文档来自技高网...

【技术保护点】
1.一种半导体元件的制造方法，其特征在于，包含：在一基材上方形成一栅电极；在该栅电极上方形成一硬遮罩，其中该硬遮罩包含一金属氧化物；在该硬遮罩上方形成一层间介电层；在该层间介电层中形成一接触孔，其中该金属孔暴露一源极/漏极；利用一导电材料填充该接触孔；以及将一化学机研磨光制程应用至该层间介电层及该导电材料，其中该化学机研磨光制程在该硬遮罩处终止，该化学机研磨光制程使用含有一硼酸或其衍生物的一研磨液，该化学机研磨光制程对于该层间介电层具有一第一移除速率以及对于该硬遮罩具有一第二移除速率，且该层间介电层的该第一移除速率比该硬遮罩的该第二移除速率为一第一比率，该第一比率是大于约5。

【技术特征摘要】
2017.09.29 US 62/565,885;2018.08.03 US 16/053,9811.一种半导体元件的制造方法，其特征在于，包含：在一基材上方形成一栅电极；在该栅电极上方形成一硬遮罩，其中该硬遮罩包含一金属氧化物；在该硬遮罩上方形成一层间介电层；在该层间介电层中形成一接触孔...

【专利技术属性】
技术研发人员：吴振豪，李胜男，徐崇威，蔡宗霖，蔡腾群，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71