半导体装置的形成方法制造方法及图纸

根据一些实施例，本发明专利技术提供用于形成基底制造的图案的技术的各种范例。在一范例中，方法包括接收基底。形成图案化光致抗蚀剂于基底上，图案化光致抗蚀剂具有定义于其中的沟槽。沉积电介质于图案化光致抗蚀剂上以及沟槽内，电介质从而使沟槽的宽度变窄以进一步定义沟槽。对由电介质所定义的沟槽下方的基底的区域进行制造工艺。

【技术实现步骤摘要】
半导体装置的形成方法
本专利技术实施例关于一种半导体装置的形成方法。
技术介绍
半导体集成电路(IC)产业历经了快速成长。在IC发展的进程上，功能密度(即，每一芯片的内连线装置的数量)逐渐增加的同时，几何尺寸(即，利用工艺步骤可以产生的最小元件(或线))逐渐缩小。此微缩化(scalingdown)工艺通常可提供增加产率及降低相关成本的益处。然而，此微缩化也伴随着使设计和制造含有这些IC的装置的复杂性增加。制造的平行推进使得这些日益复杂的设计能够精确且可靠地被制造出来。仅作为一个范例，光刻技术的进步减小了电路装置的尺寸，且能够形成日益复杂的结构。一般而言，光刻是在目标上形成一个图案。在称为光光刻的一种类型的光刻中，诸如紫外光的辐射在击中目标上的光致抗蚀剂涂层之前穿过或反射掩模。光致抗蚀剂包括一或多种当暴露于辐射时发生化学转变的成分。所产生的性质变化允许选择性地移除光致抗蚀剂的曝光或未曝光部分。通过这种方式，光刻将图案从掩模转移到光致抗蚀剂上，接着选择性地移除光致抗蚀剂以显现图案。目标接着经历工艺步骤，其利用剩余光致抗蚀剂的形状以在目标上创造特征。
技术实现思路
根据一些实施例，本专利技术提本文档来自技高网...

【技术保护点】
1.一种半导体装置的形成方法，包括：接收一基底；形成一图案化光致抗蚀剂于该基底上，其中该图案化光致抗蚀剂具有定义于其中的一沟槽；沉积一电介质于该图案化光致抗蚀剂上以及该沟槽内，该电介质从而使该沟槽的宽度变窄以进一步定义该沟槽；及对由电介质所定义的该沟槽下方的该基底的一区域进行一制造工艺。

【技术特征摘要】
2017.07.18 US 15/652,5081.一种半导体装置的形成方法，包括：接收一基底；形成一图案化光致抗蚀剂于该基底上，其中该图案化光...

【专利技术属性】
技术研发人员：邱威超，曾凯，王志谦，张浚威，郭景森，许峰嘉，吴政达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71