半导体PCM结构制造技术

一种半导体PCM结构。所述半导体PCM结构包括：位于半导体衬底的第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管相邻，相邻的所述第一晶体管和所述第二晶体管作为一个整体，所述整体孤立地位于所述半导体衬底；或者，所述第一晶体管和所述第二晶体管各自孤立地位于所述半导体衬底；在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。所述半导体PCM结构能够对注入阴影效应进行有效监控。

【技术实现步骤摘要】
半导体PCM结构
本技术涉及半导体领域，尤其涉及一种半导体PCM(ProcessControlMonitor，工艺控制监控)结构及其制作方法。
技术介绍
集成电路的生产过程通常包括光刻、刻蚀、注入和扩散等流程。其中，注入是指将所需掺杂的离子用一定能量注入到半导体衬底内。半导体衬底(例如由晶圆提供的半导体衬底，晶圆也可称硅片)内部通常为均匀排列的单晶结构，即半导体衬底通常为单晶体。而在晶体管形成过程中，需要进行源漏注入。如果在源漏注入时，采用0°角对半导体衬底进行注入(即注入角度跟晶圆的法线夹角为0°)，会导致注入的深度很不均匀。这个现象被称为注入的沟道效应，注入的沟道效应会导致相应的晶体管性能无法满足相应需求。为了避免注入的沟道效应，必须采用具有一定角度的注入方法。但是，采用具有一定角度的注入方法，又会导致有些方向的器件存在注入阴影效应。对注入阴影效应进行有效监控，成为业界共同面对的一个问题。
技术实现思路
本技术解决的问题是提供一种半导体PCM结构，以达到对注入阴影效应进行有效监控。为解决上述问题，本技术提供了一种半导体PCM结构，包括：位于半导体衬底的第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管相邻，相邻的所述第一晶体管和所述第二晶体管作为一个整体，所述整体孤立地位于所述半导体衬底；或者，所述第一晶体管和所述第二晶体管各自孤立地位于所述半导体衬底；在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。可选的，所述第一晶体管和所述第二晶体管位于所述半导体衬底所在晶圆的划片槽区域。可选的，所述第一晶体管的所述栅极平行于所述划片槽区域的延伸方向；或者，所述第二晶体管的所述栅极平行于所述划片槽区域的延伸方向。可选的，在所述半导体衬底的俯视平面上，所述第一晶体管被第一屏蔽圈包围，所述第二晶体管被第二屏蔽圈包围，所述第一屏蔽圈和第二屏蔽圈位于场氧化层上。可选的，在所述半导体衬底的俯视平面上，所述第一晶体管的栅极到所述第一屏蔽圈的最小距离等于工艺平台允许的最小设计尺寸值，所述第二晶体管的栅极到所述第二屏蔽圈的最小距离等于工艺平台允许的最小设计尺寸值。可选的，所述第一晶体管的栅极长度等于所述第二晶体管的栅极长度，所述栅极长度等于工艺平台允许的最小设计尺寸值。可选的，所述第一晶体管的栅极宽度等于所述第二晶体管的栅极宽度，所述栅极宽度等于所述栅极长度的5～10倍。可选的，当所述第一晶体管和所述第二晶体管相邻时，所述第一晶体管的源极与所述第二晶体管的源极通过同一导电结构电连接在一起，所述第一晶体管的漏极与所述第二晶体管的漏极绝缘分离。为解决上述问题，本技术还提供了一种半导体PCM结构的制作方法，包括：在半导体衬底上制作第一晶体管和第二晶体管；将所述第一晶体管与所述第二晶体管制相邻制作，并将相邻的所述第一晶体管和所述第二晶体管作为一个整体，将所述整体孤立地制作在所述半导体衬底；或者，将所述第一晶体管和所述第二晶体管各自孤立地制作在所述半导体衬底；在所述半导体衬底的俯视平面上，将所述第一晶体管的栅极和所述第二晶体管的栅极制作为相互垂直。可选的，将所述第一晶体管和所述第二晶体管制作在所述半导体衬底所在晶圆的划片槽区域。本技术技术方案的其中一个方面中，设置位于半导体衬底的第一晶体管和第二晶体管。在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。这种两个栅极相互垂直的晶体管组合，能够使得在源漏注入过程中，其中一个晶体管经受注入阴影效应，而另一个晶体管不经受注入阴影效应。此时，可以通过这两个晶体管的源漏电流差值，得到注入阴影效应对晶体管性能的影响，从而实现对注入阴影效应进行有效监控。注入阴影效应的情况又可以反映实际注入角度是否出现波动，而得到实际注入角度是否有波动有着很重要的意义，因为它能够对工艺调节提供有益参考。可见，所述半导体PCM结构能够实现对注入工艺的有效监控。附图说明图1至图3是本技术实施例所提供的半导体PCM结构各层次结构示意图；图4至图14是本技术实施例所提供的半导体PCM结构各层次结构示意图。具体实施方式为了能够在源漏注入过程中，实现对注入阴影效应的有效监控，本技术提出一种新的半导体PCM结构。所述结构具有位于半导体衬底的第一晶体管和第二晶体管。在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。这种两个栅极相互垂直的晶体管组合，能够使得在源漏注入过程中，其中一个晶体管经受注入阴影效应，而另一个晶体管不经受注入阴影效应。此时，可以通过这两个晶体管的源漏电流差值，得到注入阴影效应对晶体管性能的影响，从而实现对注入阴影效应进行有效监控。为更加清楚的表示，下面结合附图对本技术做详细的说明。本技术实施例提供一种半导体PCM结构，请结合参考图1至图3，图1至图3显示了半导体PCM结构的版图设计。需要特别说明的是，为更加清楚的显示，图1至图3中，均对各结构进行一次标注，即图1中标注过的结构，图2和图3中不再标注，图2中标注过的结构，图3中不再标注。图1至图3共同显示了，本实施例所提供的半导体PCM结构包括：位于半导体衬底(未标注)的第一晶体管(未标注)和第二晶体管(未标注)。本实施例中，所述半导体衬底可以集成多种器件，例如包括CMOS器件。本实施例中，第一晶体管和第二晶体管均以NMOS晶体管为例。图1显示了第一晶体管和第二晶体管的相应俯视结构。第一晶体管包括源区111、漏区112和栅极113，第二晶体管包括源区121、漏区122和栅极123。同时，图1中，栅极113的长度用长度L显示，栅极113的宽度用宽度W显示。图2继续显示了，在第一晶体管的源区111上具有导电插塞131，在第一晶体管的漏区112上具有导电插塞132，在第一晶体管的栅极113上具有导电插塞133。图2继续显示了，在第二晶体管的源区121上具有导电插塞141，在第二晶体管的漏区122上具有导电插塞142，在第二晶体管的栅极123上具有导电插塞143。结合图2和图3可知，导电插塞131和导电插塞141共同连接至导电结构150，即亦第一晶体管的源区111和第二晶体管的源区121共同连接至同一导电结构150。也就是说，本实施例中，第一晶体管和第二晶体管具有公共源极结构。需要说明的是，图1至图3中，省略显示其它结构(例如绝缘介质层等)。本实施例中，设置第一晶体管和第二晶体管相邻，如图1至图3中所示。同时，本实施例设置相邻的第一晶体管和第二晶体管作为一个整体，这个整体孤立地位于半导体衬底。此时，除了第一晶体管和第二晶体管自身相邻外，第一晶体管和第二晶体管与半导体衬底的其它结构是没有联系的。通过这样的设置，一方面，第一晶体管和第二晶体管相邻(即它们相邻制作在一起，便于一同制作)，能够更好地对相应的注入工艺进行监控；另一方面，第一晶体管和第二晶体管与半导体衬底的其它结构是没有联系，能够防止第一晶体管和第二晶体管对半导体衬底的其它结构造成不良影响。本实施例中，在所述半导体衬底的俯视平面上，第一晶体管的栅极113和第二晶体管的栅极123相互垂直，如图1中所示。设置第一晶体管的栅极113和第二晶体管的栅极123相互垂直，可以使栅本文档来自技高网...

【技术保护点】
1.一种半导体PCM结构，包括：位于半导体衬底的第一晶体管和第二晶体管；其特征在于，所述第一晶体管和所述第二晶体管相邻，相邻的所述第一晶体管和所述第二晶体管作为一个整体，所述整体孤立地位于所述半导体衬底；或者，所述第一晶体管和所述第二晶体管各自孤立地位于所述半导体衬底；在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。

【技术特征摘要】
1.一种半导体PCM结构，包括：位于半导体衬底的第一晶体管和第二晶体管；其特征在于，所述第一晶体管和所述第二晶体管相邻，相邻的所述第一晶体管和所述第二晶体管作为一个整体，所述整体孤立地位于所述半导体衬底；或者，所述第一晶体管和所述第二晶体管各自孤立地位于所述半导体衬底；在所述半导体衬底的俯视平面上，所述第一晶体管的栅极和所述第二晶体管的栅极相互垂直。2.如权利要求1所述的半导体PCM结构，其特征在于，所述第一晶体管和所述第二晶体管位于所述半导体衬底所在晶圆的划片槽区域。3.如权利要求2所述的半导体PCM结构，其特征在于，所述第一晶体管的所述栅极平行于所述划片槽区域的延伸方向；或者，所述第二晶体管的所述栅极平行于所述划片槽区域的延伸方向。4.如权利要求3所述的半导体PCM结构，其特征在于，在所述半导体衬底的俯视平面上，所述第一晶体管被第一屏蔽圈包围，所述第二晶体管被第二屏蔽圈包围，所述...

【专利技术属性】
技术研发人员：郑玉宁，方绍明，
申请(专利权)人：厦门元顺微电子技术有限公司，深圳元顺微电子技术有限公司，
类型：新型
国别省市：福建,35