LV/MV超级结沟槽功率MOSFET的制备方法技术

本发明专利技术的各个方面提出了一种用于低压或中压器件的超级结沟槽MOSFET器件及其类似器件的制备方法。依据本发明专利技术的各个方面，该超级结沟槽MOSFET器件包含一个有源晶胞区和一个端接区，端接区位于有源晶胞区外围。有源晶胞区包含带有超级结结构的器件晶胞的一个阵列。端接区由一个端接结构构成。在一个实施例中，端接结构包含在本征外延层中的保护环。在一个实施例中，端接结构包含浮动P立柱的一个阵列。在另一个实施例中，端接结构包含浮动P立柱和浮动端接沟槽的一个阵列。

【技术实现步骤摘要】
LV/MV超级结沟槽功率MOSFET的制备方法
本专利技术主要涉及金属-氧化物-半导体场效应晶体管（MOSFET），更确切地说是超级结MOSFET器件及其相同器件的制备方法。
技术介绍
微处理器和存储器件等集成电路包含多个金属-氧化物-半导体场效应晶体管（MOSFET），提供基本的开关功能，以配置逻辑栅极、数据存储和功率开关等。功率MOSFET通常用在需要功率开关和功率放大的应用中。在一个功率MOSFET中，要求必须具有很高的击穿电压（BV）。器件的击穿电压表示器件在反向电压情况下承受击穿的能力。在一个典型的晶体管中，大多数的击穿电压由漂流区承载。为了降低漂流区的电导率，并提供较高的击穿电压，必须增大漂流区的厚度，或者减少漂流区的杂质浓度。对于功率MOSFET来说，还需要降低导电时器件的电阻（即导通电阻Rds-on）。导通电阻Rds-on由通道的电阻和漂流区的电阻决定。确切地说，漂流区的电阻由漂流区的杂质浓度和漂流区的厚度决定。换言之，虽然可以通过降低漂流区的电导率来提高击穿电压，但是导通电阻Rds-on将会产生不良影响。因此，在传统的晶体管中，导通电阻和击穿电压之间的优化存在取舍关本文档来自技高网...

【技术保护点】
1.一种沟槽金属‑氧化物‑半导体场效应晶体管器件，其特征在于，其工作电压低于500V，包含：一个有源晶胞区，包含若干个超级结MOSFET，其中每个超级结MOSFET都包含：a）一个第一导电类型的轻掺杂半导体外延层，位于相同导电类型的重掺杂的半导体衬底上方；b）一个与第一导电类型相反的第二导电类型的本体区，形成在轻掺杂半导体外延层顶部中；c）一个栅极电极，形成在栅极沟槽中，在本体区和轻掺杂半导体外延层中延伸，其中栅极沟槽的间距尺寸小于8微米；d）一个第一导电类型的重掺杂源极区，形成在本体区顶部中；e）一个源极接头，在源极接触沟槽中，延伸到两个邻近的栅极沟槽之间的本体区；f）一个第二导电类型的掺杂...

【技术特征摘要】
2017.06.12 US 15/620,7171.一种沟槽金属-氧化物-半导体场效应晶体管器件，其特征在于，其工作电压低于500V，包含：一个有源晶胞区，包含若干个超级结MOSFET，其中每个超级结MOSFET都包含：a）一个第一导电类型的轻掺杂半导体外延层，位于相同导电类型的重掺杂的半导体衬底上方；b）一个与第一导电类型相反的第二导电类型的本体区，形成在轻掺杂半导体外延层顶部中；c）一个栅极电极，形成在栅极沟槽中，在本体区和轻掺杂半导体外延层中延伸，其中栅极沟槽的间距尺寸小于8微米；d）一个第一导电类型的重掺杂源极区，形成在本体区顶部中；e）一个源极接头，在源极接触沟槽中，延伸到两个邻近的栅极沟槽之间的本体区；f）一个第二导电类型的掺杂立柱，形成在每个源极接触沟槽底部附近；以及一个端接区，位于有源晶胞区外围，端接区包含一个包围着有源晶胞区的端接结构，其中端接结构包含一个或若干个保护环，形成在重掺杂半导体衬底上方的本征半导体外延层中。2.如权利要求1所述的器件，其特征在于，所述有源晶胞区包含栅极沟槽的一个阵列以及掺杂立柱的一个阵列，其中掺杂立柱的阵列垂直于栅极沟槽的阵列排布。3.如权利要求2所述的器件，其特征在于，所述掺杂立柱的间距与栅极沟槽的间距尺寸不相同。4.如权利要求1所述的器件，其特征在于，一个或若干个所述保护环包含一个第一类型的保护环和一个第二类型的保护环，其中第一类型的保护环与源极区电连接，第二类型的保护环具有在端接区中的浮动电压。5.如权利要求1所述的器件，其特征在于，若干个所述超级结MOSFET是屏蔽栅沟槽MOSFET。6.如权利要求1所述的器件，其特征在于，该器件的工作电压在8V至40V之间。7.如权利要求1所述的器件，其特征在于，所述栅极沟槽的间距尺寸在1至2微米之间。8.一种沟槽金属-氧化物-半导体场效应晶体管器件，其特征在于，其工作电压小于500V，包含：一个有源晶胞区，包含若干个超级结MOSFET，其中每个超级结MOSFET都包含：a）一个第一导电类型的轻掺杂半导体外延层，位于相同导电类型的重掺杂的半导体衬底上方；b）一个与第一导电类型相反的第二导电类型的本体区，形成在轻掺杂半导体外延层顶部中；c）一个栅极电极，形成在栅极沟槽中，在本体区和轻掺杂半导体外延层中延伸，其中栅极沟槽的间距尺寸小于8微米；d）一个第一导电类型的重掺杂源极区，形成在本体区顶部中；e）一个源极接头，在源极接触沟槽中，延伸到两个邻近的栅极沟槽之间的本体区；f）一个第二导电类型的掺杂立柱，形成在每个源极接触沟槽底部附近；以及一个端接区，位于有源晶胞区外围，端接区包含一个包围着有源晶胞区的端接结构，其中端接结构包含第二导电类型的浮动掺杂立柱的一个阵列，形成在轻掺杂半导体外延层中。9.如权利要求8所述的器件，其特征在于，所述浮动掺杂立柱的间距尺寸与有源晶胞区中掺杂立柱的间距尺寸不相同。10.如权利要求8所述的器件，其特征在于，所述端接结构还包含浮动端接沟槽，每个浮动端接沟槽都位于两个邻近的浮动掺杂立柱之间。11.如权利要求10所述的器件，其特征在于，所述浮动端接沟槽的间距尺寸与有源晶胞区中栅极沟槽的间距尺寸不相同。12.如权利要求8所述的器件，其特征在于，所述有源晶胞区包含栅极沟槽的一个阵列和掺杂立柱的一个阵列，其中掺杂立柱的阵列垂直于栅极沟槽的阵列排布。13.一种制备沟槽MOSFET器件的方法，其特征在于，包含：a）制备一个本征半导体外延层，在相同导电类型的重掺杂半导体衬底上方；b）利用一个栅极沟槽掩膜，在有源晶胞区中的本征半导体外延层中制备若干个栅极沟槽，器件晶胞就位...

【专利技术属性】
技术研发人员：苏毅，雷燮光，
申请(专利权)人：万国半导体开曼股份有限公司，
类型：发明
国别省市：开曼群岛,KY