【技术实现步骤摘要】
一种新型降低音频噪声电路及应用该电路的开关电源
本技术涉及电子
特别是一种新型降低音频噪声电路及应用该电路的开关电源。
技术介绍
电源转换器由于可以将电源从一种形式转换为另一种形式而被广泛应用于消费类电子设备中。常见的转换形式有：交流(AC)转直流(DC)、直流转交流和直流转直流。电源转换器包括线性电源和开关电源。在转换方式上又可分为隔离式和非隔离式两种类型。隔离式开关电源变换器能够实现高转换效率，因而在中到大功率场合得到了广泛应用。近年来，原边反馈隔离式开关电源由于无需次级光耦，Tl431和次级恒流等次级控制电路，导致系统成本大为下降，从而广泛应用于小功率场合。工作于不连续(DCM)模式的原边反馈开关电源，其功率传输方程为：其中Lp是系统的初级电感值，Fsw是系统的工作频率，Ip为系统原边电感峰值电流，η是电源转换器的效率，Vo为系统的输出电压，Io为系统的输出电流。根据上述方程，系统在恒压模式中当负载变化时，IP2和Fsw应该相对应地变化。传统原边反馈开关电源大多使用Fsw跟随Io变化，而IP2不随Io变化。即系统的原边电感峰值电流保持恒定，只有Fsw随Io变化。此种工作方式在系统轻载时，工作频率Fsw会下降到音频噪声范围内(小于20KHz)，导致系统的音频噪声增高，效果不理想。另一些传统的原边反馈开关电源也有使用Ip随Io线性变化的工作方式。根据功率传输方程有：IP＝K×IO(2)将(2)代入(1)，可得：根据上式可以得到Fsw与Io呈反比的...
【技术保护点】
1.一种新型降低音频噪声电路，其特征在于：包括DAC调制电路、计数/采样并行输出电路和DAC解调电路；所述DAC调制电路外接退磁时间信号Tons，用以控制DAC调制电路中的开关管；所述DAC调制电路的输出端与所述计数/采样并行输出电路连接，用以将所述DAC调制电路输出的数字信号，传输到所述计数/采样并行输出电路；所述计数/采样并行输出电路还与所述DAC解调电路连接，用以将所述计数/采样并行输出电路的输出数据传输到所述DAC解调电路；所述DAC解调电路输出电感电流阈值电压，将当前采样周期的电感电流阈值电压记为Vth_oc，上个采样周期的电感电流阈值电压记为Vth_oc1。/n
【技术特征摘要】
1.一种新型降低音频噪声电路，其特征在于：包括DAC调制电路、计数/采样并行输出电路和DAC解调电路；所述DAC调制电路外接退磁时间信号Tons，用以控制DAC调制电路中的开关管；所述DAC调制电路的输出端与所述计数/采样并行输出电路连接，用以将所述DAC调制电路输出的数字信号，传输到所述计数/采样并行输出电路；所述计数/采样并行输出电路还与所述DAC解调电路连接，用以将所述计数/采样并行输出电路的输出数据传输到所述DAC解调电路；所述DAC解调电路输出电感电流阈值电压，将当前采样周期的电感电流阈值电压记为Vth_oc，上个采样周期的电感电流阈值电压记为Vth_oc1。
2.根据权利要求1所述的一种新型降低音频噪声电路，其特征在于：DAC调制电路包括第一开关K21、第二开关K22、第三开关K23、第四开关K24、电容Co、第一MOS管P21、第二MOS管P22、第三MOS管P23、第四MOS管N21、第五MOS管N22、第六MOS管N23、第一放大器OP21、第二放大器OP22、电阻R0、第一反相器、第一与门、第一脉冲延时模块、第二反相器、第一D触发器、第二D触发器、第二与门、第三反相器、第二脉冲延时模块、第三脉冲延时模块、第一或非门和第二或非门；
退磁时间信号Tons连接到第一开关K21的控制端；所述第一开关K21的一端分别与所述电容Co的一端和所述第二开关K22的控制端连接，所述第一开关K21另一端与所述第一MOS管P21的漏极连接；所述第二开关K22的控制端接控制信号DOUT1；所述电容Co的一端还与所述第二放大器OP22的正向输入端连接；所述第二放大器OP22的反向输入端接基准电压V1p5；所述第二放大器OP22输出调制信号To1；所述第二开关K22的另一端与所述第四MOS管N21的漏极连接；所述电容Co的另一端、所述第四MOS管N21的源极、所述第五MOS管N22的源极均接地；所述第一MOS管P21的栅极与所述第二MOS管P22的栅极均与所述第三MOS管P23的栅极和漏极连接；所述第一MOS管P21的源极、第二MOS管P22的源极和第三MOS管P23的源极都接内部电源Vdd；所述第二MOS管P22的漏极分别与所述第五MOS管N22的漏极和栅极连接，所述第五MOS管N22的栅极还与所述第四MOS管N21的栅极连接；所述第三MOS管P23的漏极和栅极还与所述第六MOS管N23的漏极连接；所述第六MOS管N23的源极分别与所述电阻R0的一端和所述第一放大器OP21的反向输入端连接；所述电阻R0的另一端接地；所述第六MOS管N23的栅极与所述第一放大器OP21的输出端连接；所述第一放大器OP21的正向输入端分别与所述第三开关K23的一端和所述第四开关K24的一端连接；所述第三开关K23的另一端连接到一个0.9V的基准电压；所述第四开关K24的另一端接上个采样周期阈值Vth_oc1电压；第三开关K23的控制端接信号DOUT1，第四开关K24的控制端接信号Tsw-DOUT1；
调制信号To1连接到所述第一反相器的输入端和所述第一与门的一输入端；所述第一反相器的输出端分别与所述第一脉冲延时模块的输入端、所述第二与门的一输入端、所述第一D触发器的D输入端连接；所述第一脉冲延时模块的输出端与所述第二反相器的输入端连接；所述第二反相器的输出端与所述第二与门的另一输入端连接；所述第二与门的输出端与所述第一D触发器的R端连接；所述第三反相器的输入端输入退磁时间信号，所述第三反相器的输出端分别与所述第一与门的另一输入端和所述第二D触发器的R端连接；所述第二与门的输出端与所述第二D触发器的D端连接；所述第二D触发器的CK端与所述第一D触发器的CK端连接，并外接clk信号；所述第一D触发器的Q输出端与所述第二脉冲延时模块的输入端连接；所述第二D触发器的Q输出端与所述第三脉冲延时模块的输入端连接；所述第二脉冲延时模块的输出端与RS触发器的一输入端连接；所述第三脉冲延时模块的输出端与RS触发器的另一输入端连接；RS触发器的输出端输出信号DOUT1。
3.根据权利要求2所述的一种新型降低音频噪声电路，其特征在于：所述RS触发器包括第一或非门和第二或非门；所述第二脉冲延时模块的输出端与所述第一或非门的一输入端连接并作为所述RS触发器的一输入端；所述第三脉冲延时模块的输出端与所述第二或非门的一输入端连接并作为所述RS触发器的另一输入端；所述第一或非门的另一输入端和所述第二或非门的输出端连接；所述第二或非门的另一输出端与所述第一或非门的输出端连接，并输出信号DOUT1。
4.根据权利要求3所述的一种新型降低音频噪声电路，其特征在于：所述计数/采样并行输出电路包括第四反相器、第五反相器、第五开关、第六开关、第一D触发器、第二D触发器、第三D触发器、第四D触发器、第五D触发器、第六D触发器、第七D触发器、第八D触发器、第九D触发器、第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器、第十七D触发器、第十八D触发器、第十九D触发器、第二十D触发器、第二十一D触发器、第二十二D触发器、第二十三D触发器、第二十四D触发器、第二十五D触发器；所述第四反相器的输出端与所述第六开关的控制端连接，用以通过输出的信号控制所述第六开关；所述第五开关的控制端与所述第六开关的控制端连接，并连接到所述第一D触发器的D输入端；所述第五开关的另一端与所述第一D触发器的QN输出端连接，并连接到所述第二D触发器的CK端；所述第六开关的另一端与所述第一D触发器的Q输出端连接；所述第四反相器的输入端与所述DAC调制电路连接，并接收所述RS触发器的输出端输出信号DOUT1，同时控制所述第五开关；时钟信号clk连接到第五反相器的输入端，所述第五反相器的输出端与所述第一D触发器的CK端连接；所述第二D触发器的QN输出端与其D输入端连接，并连接到所述第三D触发器的CK端；所述第三D触发器的QN输出端与其D输入端连接，并连接到所述第四D触发器的CK端；所述第四D触发器的QN输出端与其D输入端连接，并连接到所述第五D触发器的CK端；所述第五D触发器的QN输出端与其D输入端连接，并连接到所述第六D触发器的CK端；所述第六D触发器的QN输出端与其D输入端连接，并连接到所述第七D触发器的CK端；所述第六D触发器的Q输出端与所述第十六D触发器D输入端连接；所述第七D触发器的QN输出端与其D输入端连接，并连接到所述第八D触发器的CK端；所述第七D触发器的Q输出端与所述第十七D触发器D输入端连接；所述第八D触发器的QN输出端与其D输入端连接，并连接到所述第九D触发器的CK端；所述第八D触发器的Q输出端与所述第十八D触发器D输入端连接；所述第九D触发器的QN输出端与其D输入端连接，并连接到所述第十D触发器的CK端；所述第九D触发器的Q输出端与所述第十九D触发器D输入端连接；所述第十D触发器的QN输出端与其D输入端连接，并连接到所述第十一D触发器的CK端；所述第十D触发器的Q输出端与所述第二十D触发器D输入端连接；所述第十一D触发器的QN输出端与其D输入端连接，并连接到所述第十二D触发器的CK端；所述第十一D触发器的Q输出端与所述第二十一D触发器D输入端连接；所述第十二D触发器的QN输出端与其D输入端连接，并连接到所述第十三D触发器的CK端；所述第十二D触发器的Q输出端与所述第二十二D触发器D输入端连接；所述第十三D触发器的QN输出端与其D输入端连接，并连接到所述第十四D触发器的CK端；所述第十三D触发器的Q输出端与所述第二十三D触发器D输入端连接；所述第十四D触发器的QN输出端与其D输入端连接，并连接到所述第十五D触发器的CK端；所述第十四D触发器的Q输出端与所述第二十四D触发器D输入端连接；所述第十五D触发器的QN输出端与其D输入端连接；所述第十五D触发器的Q输出端与所述第二十五D触发器D输入端连接；所述第一D触发器的R端、第二D触发器的R端、第三D触发器的R端、第四D触发器的R端、第五D触发器的R端、第六D触发器的R端、第七D触发器的R端、第八D触发器的R端、第九D触发器的R端、第十D触发器的R端、第十一D触发器的R端、第十二D触发器的R端、第十三D触发器的R端、第十四D触发器的R端、第十五D触发器的R端都接采样时钟信号Tsp2；所述第十六D触发器的R端、第十七D触发器的R端、第十八D触发器的R端、第十九D触发器的R端、第二十D触发器的R端、第二十一D触发器的R端、第二十二D触发器的R端、第二十三D触发器的R端、第二十四D触发器的R端、第二十五D触发器的R端都接清零信号CLR；所述第十六D触发器的CK端、第十七D触发器的CK端、第十八D触发器的CK端、第十九D触发器的CK端、第二十D触发器的CK端、第二十一D触发器的CK端、第二十二D触发器的CK端、第二十三D触发器的CK端、第二十四D触发器的CK端、第二十五D触发器的CK端都接采样时钟信号Tsp2；所述第十六D触发器的Q端输出D1信号；第十七D触发器的Q端输出D2信号；第十八D触发器的Q端输出D3信号；第十九D触发器的Q端输出D4信号；第二十D触发器的Q端输出D5信号；第二十一D触发器的Q端输出D6信号；第二十二D触发器的Q端输出D7信号；第二十三D触发器的Q端输出D8信号；第二十四D触发器的Q端输出D9信号；第二十五D触发器的Q端输出D10信号。
5.根据权利要求4所述的一种新型降低音频噪声电路，其特征在于：所述DAC解调电路包括第一电阻R41至第三十四电阻R74；第一开关K401至第四十开关K440；第四十一开关K441至第六十开关K460；第六十一开关K461至第七十开关K470；第七十一开关K471至第七十六开关K476；第七十七开关K477至第八十开关K480；第八十一开关K481和第八十二开关K482；第八十三开关K483和第八十四开关K484；第八十五开关K485和第八十六开关K486；第八十七开关K487和第八十八开关K488；第八十九开关K489和第九十开关K490；第一反相器I401至第十反相器I410；基准电压Vth_max接第一电阻R41和第一开关K401、第七十一开关K471、第七十七开关K477、第八十三开关K483、第八十五开关K485、第八十七开关K487、第八十九开关K489的一端；第一电阻R41的另一端接第二电阻R42和第二开关K402的一端；第二电阻R42的另一端接第三电阻R43和第三开关K403的一端；第三电阻R43的另一端接第四电阻R44和第四开关K404的一端；第四电阻R44的另一端接第五电阻R45和第五开关K405的一端；第五电阻R45的另一端接第六电阻R46和第六开关K406的一端；第六电阻R46的另一端接第七电阻R47和第七开关K407的一端；第七电阻R47的另一端接第八电阻R48和第八开关K408的一端；第八电阻R48的另一端接第九电阻R49和第九开关K409的一端；第九电阻R49的另一端接第十电阻R50和第十开关K410的一端；第十电阻R50的另一端接第十一电阻R51和第十一开关K411的一端；第十一电阻R51的另一端接第十二电阻R52和第十二开关K412的一端；第十二电阻R52的另一端接第十三电阻R53和第十三开关K413的一端；第十三电阻R53的另一端接第十四电阻R54和第十四开关K414的一端；第十四电阻R54的另一端接第十五电阻R55和第十五开关K415的一端；第十五电阻R55的另一端接第十六电阻R56和第十六开关K416的一端；第十六电阻R56的另一端接第十七电阻R57和第十七开关K417的一端；第十七电阻R57的另一端接第十八电阻R58和第十八开关K418的一端...
【专利技术属性】
技术研发人员：高耿辉，叶英，马田华，
申请(专利权)人：厦门元顺微电子技术有限公司，大连连顺电子有限公司，友顺科技股份有限公司，
类型：新型
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。