半导体装置以及制造方法制造方法及图纸

本申请公开了一种半导体装置以及制造方法，涉及半导体技术领域。该制造方法包括：提供半导体结构，该半导体结构包括：衬底，在该衬底上的半导体鳍片，以及在该半导体鳍片上的伪栅极结构，该伪栅极结构包括：在该半导体鳍片表面上的伪栅极电介质层和在该伪栅极电介质层上的伪栅极；在该半导体结构上形成层间电介质层；对形成层间电介质层之后的半导体结构执行平坦化，以露出伪栅极的上表面；以及经由伪栅极对半导体鳍片执行第一掺杂，以在该半导体鳍片中形成抗穿通区域。本申请可以防止源极和漏极穿通，而且可以减小器件的漏电流和寄生电容，从而可以提高器件性能。

【技术实现步骤摘要】
半导体装置以及制造方法
本申请涉及半导体
，特别涉及一种半导体装置以及制造方法。
技术介绍
随着MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)器件的尺寸逐渐减小，短沟道效应(theshortchanneleffect，简称为SCE)成为一个关键问题。FINFET(FinFieldEffectTransistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)器件的尺寸。目前，为了防止FinFET器件的源极和漏极穿通，需要向半导体鳍片执行抗穿通注入(theanti-punchthroughimplantation)，以在源极和漏极下方形成抗穿通区域。但是，现有的在源漏区下方的抗穿通注入有可能会增大漏电流和寄生电容，降低器件性能。
技术实现思路
本申请的专利技术人发现，现有的在源漏区下方的抗穿通注入有可能会增大漏电流和寄生电容，降低器件性能。因此，本申请的专利技术人针对上述问题中的至少一个问题提出了一种新的技术方案。本申请的一个实施例的目的之一是：提供一种半导体装置的制造方法，使得抗穿通区域尽量不形成在源极区域或漏极区域的下方。根据本申请的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的半导体鳍片，以及在所述半导体鳍片上的伪栅极结构，所述伪栅极结构包括：在所述半导体鳍片表面上的伪栅极电介质层和在所述伪栅极电介质层上的伪栅极；在所述半导体结构上形成层间电介质层；对形成所述层间电介质层之后的半导体结构执行平坦化，以露出所述伪栅极的上表面；以及经由所述伪栅极对所述半导体鳍片执行第一掺杂，以在所述半导体鳍片中形成抗穿通区域。在一个实施例中，所述第一掺杂为离子注入工艺。在一个实施例中，所述半导体鳍片的导电类型为P型，所述离子注入工艺的掺杂物为P型掺杂物，注入能量为20KeV至70KeV，注入剂量为1.0×1013atom/cm2至5.0×1014atom/cm2。在一个实施例中，所述半导体鳍片的导电类型为N型，所述离子注入工艺的掺杂物为N型掺杂物，注入能量为130KeV至250KeV，注入剂量为1.0×1013atom/cm2至3.0×1014atom/cm2。在一个实施例中，在执行所述第一掺杂之前，所述方法还包括：刻蚀所述伪栅极以对所述伪栅极进行减薄处理。在一个实施例中，所述半导体鳍片的导电类型为P型，所述离子注入工艺的掺杂物为P型掺杂物，注入能量为16KeV至50KeV，注入剂量为1.0×1013atom/cm2至5.0×1014atom/cm2。在一个实施例中，所述半导体鳍片的导电类型为N型，所述离子注入工艺的掺杂物为N型掺杂物，注入能量为110KeV至200KeV，注入剂量为1.0×1013atom/cm2至3.0×1014atom/cm2。在一个实施例中，在执行所述第一掺杂之后，所述方法还包括：对所述半导体结构执行退火处理。在一个实施例中，所述退火处理包括：尖峰退火或激光退火。在一个实施例中，所述尖峰退火的温度范围为850℃至1000℃；或者，所述激光退火的温度范围为1000℃至1200℃。在一个实施例中，在形成所述层间电介质层之前，所述方法还包括：在所述伪栅极结构的两侧形成至少部分地位于所述半导体鳍片中的源极和漏极；其中，在形成所述抗穿通区域的过程中，所述抗穿通区域形成在所述源极和所述漏极之间且分别与所述源极和所述漏极间隔开。在一个实施例中，在形成所述层间电介质层之前，所述方法还包括：对所述源极和所述漏极执行第二掺杂，以增加所述源极和所述漏极的掺杂浓度。在一个实施例中，在提供所述半导体结构的过程中，所述半导体结构还包括：在所述衬底上且在所述半导体鳍片周围的沟槽隔离部；其中，所述抗穿通区域低于所述沟槽隔离部的上表面。在一个实施例中，所述抗穿通区域与所述沟槽隔离部的上表面的垂直距离为至在一个实施例中，在提供半导体结构的步骤中，所述伪栅极结构还包括：在所述伪栅极上的伪栅极硬掩模层；其中，在对形成所述层间电介质层之后的半导体结构执行平坦化的步骤中，去除了所述层间电介质层的一部分和所述伪栅极硬掩模层的至少一部分以露出所述伪栅极的上表面。在一个实施例中，所述方法还包括：去除所述伪栅极和所述伪栅极电介质层以露出所述半导体鳍片表面的一部分；以及在所述半导体鳍片所露出的表面上形成栅极结构，所述栅极结构包括：在所述半导体鳍片的表面上的栅极电介质层和在所述栅极电介质层上的栅极。本申请提供了一种半导体装置的制造方法。在该制造方法中，经由伪栅极向半导体鳍片执行第一掺杂，以在半导体鳍片中形成抗穿通区域，使得该抗穿通区域形成在伪栅极的下方，而尽量不会形成在源极区域或漏极区域的下方，因而可以减小器件的漏电流和寄生电容，从而可以提高器件性能。进一步地，在执行第一掺杂之前，通过刻蚀伪栅极以对伪栅极进行减薄处理，可以减小后续第一掺杂的掺杂能量，便于实施掺杂工艺。根据本申请的第二方面，提供了一种半导体装置，包括：衬底；在所述衬底上的半导体鳍片，其中在所述半导体鳍片中形成有抗穿通区域；在所述半导体鳍片上的栅极结构，所述抗穿通区域位于所述栅极结构的下方；在所述衬底之上且包围所述栅极结构的层间电介质层；以及在所述栅极结构的两侧且至少部分地位于所述半导体鳍片中的源极和漏极；其中，所述抗穿通区域位于所述源极和所述漏极之间且分别与所述源极和所述漏极间隔开。在一个实施例中，所述半导体装置还包括：在所述衬底上且在所述半导体鳍片周围的沟槽隔离部；其中，所述抗穿通区域低于所述沟槽隔离部的上表面。在一个实施例中，所述抗穿通区域与所述沟槽隔离部的上表面的垂直距离为至在一个实施例中，所述栅极结构包括：在所述半导体鳍片的表面上的栅极电介质层和在所述栅极电介质层上的栅极。在上述半导体装置中，抗穿通区域形成在源极和漏极之间，且与源极和漏极间隔开，可以防止源极和漏极穿通，而且可以减小器件的漏电流和寄生电容，从而可以提高器件性能。通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：图1A是示意性地示出现有技术中的半导体装置的制造过程中一个阶段的结构的横截面图。图1B是示意性地示出图1A中的结构沿着线A-A’截取的横截面图。图1C是示意性地示出现有技术中的半导体装置的制造过程中一个阶段的结构的横截面图。图1D是示意性地示出现有技术中的半导体装置的制造过程中一个阶段的结构的横截面图。图1E是示意性地示出图1D中的结构沿着线B-B’截取的横截面图。图2是示出根据本申请一个实施例的半导体装置的制造方法的流程图。图3是示意性地示出根据本申请一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。图4是示意性地示出根据本申请一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。图5是示意性地示出根据本申请本文档来自技高网...

【技术保护点】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的半导体鳍片，以及在所述半导体鳍片上的伪栅极结构；所述伪栅极结构包括：在所述半导体鳍片表面上的伪栅极电介质层和在所述伪栅极电介质层上的伪栅极；在所述半导体结构上形成层间电介质层；对形成所述层间电介质层之后的半导体结构执行平坦化，以露出所述伪栅极的上表面；以及经由所述伪栅极对所述半导体鳍片执行第一掺杂，以在所述半导体鳍片中形成抗穿通区域。

【技术特征摘要】
1.一种半导体装置的制造方法，其特征在于，包括：提供半导体结构，所述半导体结构包括：衬底，在所述衬底上的半导体鳍片，以及在所述半导体鳍片上的伪栅极结构；所述伪栅极结构包括：在所述半导体鳍片表面上的伪栅极电介质层和在所述伪栅极电介质层上的伪栅极；在所述半导体结构上形成层间电介质层；对形成所述层间电介质层之后的半导体结构执行平坦化，以露出所述伪栅极的上表面；以及经由所述伪栅极对所述半导体鳍片执行第一掺杂，以在所述半导体鳍片中形成抗穿通区域。2.根据权利要求1所述的方法，其特征在于，所述第一掺杂为离子注入工艺。3.根据权利要求2所述的方法，其特征在于，所述半导体鳍片的导电类型为P型，所述离子注入工艺的掺杂物为P型掺杂物，注入能量为20KeV至70KeV，注入剂量为1.0×1013atom/cm2至5.0×1014atom/cm2。4.根据权利要求2所述的方法，其特征在于，所述半导体鳍片的导电类型为N型，所述离子注入工艺的掺杂物为N型掺杂物，注入能量为130KeV至250KeV，注入剂量为1.0×1013atom/cm2至3.0×1014atom/cm2。5.根据权利要求2所述的方法，其特征在于，在执行所述第一掺杂之前，所述方法还包括：刻蚀所述伪栅极以对所述伪栅极进行减薄处理。6.根据权利要求5所述的方法，其特征在于，所述半导体鳍片的导电类型为P型，所述离子注入工艺的掺杂物为P型掺杂物，注入能量为16KeV至50KeV，注入剂量为1.0×1013atom/cm2至5.0×1014atom/cm2。7.根据权利要求5所述的方法，其特征在于，所述半导体鳍片的导电类型为N型，所述离子注入工艺的掺杂物为N型掺杂物，注入能量为110KeV至200KeV，注入剂量为1.0×1013atom/cm2至3.0×1014atom/cm2。8.根据权利要求1所述的方法，其特征在于，在执行所述第一掺杂之后，所述方法还包括：对所述半导体结构执行退火处理。9.根据权利要求8所述的方法，其特征在于，所述退火处理包括：尖峰退火或激光退火。10.根据权利要求9所述的方法，其特征在于，所述尖峰退火的温度范围为850℃至1000℃；或者，所述激光退火的温度范围为1000℃至1200℃。11.根据权利要求1所述的方法，其特征在于，在形成所述层间电介质层之前，所述...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31