制造半导体器件的方法技术

本公开涉及制造半导体器件的方法。提供了一种SOI衬底，其具有半导体衬底、形成在半导体衬底上的绝缘层以及形成在绝缘层上的半导体层。第一区域是用于在半导体层中形成低击穿电压MISFET的区域，并且已经从中去除了绝缘层和半导体层的第二区域是用于形成高击穿电压MISFET的区域。在第二区域中形成n型半导体区域且在第一区域中形成n型延伸区域之后，对半导体衬底执行第一热处理。此后，在第一和第二区域的每一个中形成扩散层，然后对半导体衬底执行第二热处理。这里，执行第一热处理的时间长于执行第二热处理的时间。

Method of Manufacturing Semiconductor Devices

The present disclosure relates to methods for manufacturing semiconductor devices. A SOI substrate is provided, which has a semiconductor substrate, an insulating layer formed on the semiconductor substrate and a semiconductor layer formed on the insulating layer. The first area is used to form a low breakdown voltage MISFET in the semiconductor layer, and the second area which has removed the insulating layer and the semiconductor layer is used to form a high breakdown voltage MISFET. After forming an n-type semiconductor region in the second region and forming an n-type extension region in the first region, a first heat treatment is performed on the semiconductor substrate. Thereafter, a diffusion layer is formed in each of the first and second regions, and a second heat treatment is performed on the semiconductor substrate. Here, the execution time of the first heat treatment is longer than that of the second heat treatment.

【技术实现步骤摘要】
制造半导体器件的方法相关申请的交叉参考2017年5月29日提交的日本专利申请第2017-105973号的包括说明书、附图和摘要的公开结合于此作为参考。
本专利技术涉及制造半导体器件的方法，并且涉及例如当应用于使用SOI衬底的半导体器件的制造技术时有效的技术。
技术介绍
形成在半导体衬底上的MISFET(金属绝缘体半导体场效应晶体管)所要求的一个特性是减小泄露电流。在具有90nm以下的栅极长度的MISFET中，尤其重要的是抑制GIDL(栅极引发漏极泄露)，其中一项是泄露电流。例如，作为针对由于这种GIDL所引起的泄露电流的措施，专利文献1公开了在形成在深位置处的具有高浓度的区域以及形成在浅位置处的具有低浓度的区域中分别形成延伸区域。同时，具有在SOI(绝缘体上硅)衬底上形成MISFET作为用于低功耗的半导体器件的技术。例如，专利文献2公开了在同一半导体芯片中独立地形成在SOI衬底上形成的MISFET和半导体衬底上形成的MISFET的技术。相关技术文献专利文献[专利文献1]日本未审查专利申请公开第2010-251639号[专利文献2]日本未审查专利申请公开第2013-219181号
技术实现思路
即使在SOI衬底上形成MISFET的半导体器件中，期望采取针对由于GIDL所引起的泄露电流的措施。此外，期望抑制由于GIDL引起的泄露电流而不降低MISFET的导通电流。即，期望同时实现在SOI衬底上形成MISFET的半导体器件的可靠性和性能。其他问题和新特性将从本说明书的描述和附图中变得明显。根据一个实施例，一种制造半导体器件的方法包括步骤(a)：提供半导体衬底、形成在半导体衬底上的绝缘层以及形成在绝缘层上的第一半导体层。该方法还包括步骤(b)：去除第二区域中的绝缘层和第二区域中的第一半导体层，而留下第一区域中的绝缘层和第一区域中的第一半导体层，其中将要形成第二MISFET的第二区域不同于其中将要形成第一MISFET的第一区域。该方法还在步骤(b)之后包括步骤(c)：通过离子注入工艺，在第二区域中的半导体衬底中形成具有n型导电性的第一半导体区域。该方法还在步骤(b)之后包括步骤(d)：通过离子注入工艺，在第一区域中的第一半导体层中形成具有n型导电性的第一延伸区域。该方法还在步骤(c)和(d)之后包括步骤(e)：对半导体衬底执行第一热处理。该方法还在步骤(e)之后包括步骤(f)：通过离子注入工艺，在第二区域中的半导体衬底中形成第二扩散层，第二扩散层具有的浓度高于第一半导体区域的浓度并且具有n型导电性。该方法还在步骤(e)之后包括步骤(g)：通过离子注入工艺，在第一区域中的第一半导体层中形成第一扩散层，第一扩散层具有的浓度高于第一延伸区域的浓度并且具有n型导电性。该方法还在步骤(f)和(g)之后包括步骤(h)：对半导体衬底执行第二热处理。执行第一热处理的时间长于执行第二热处理的时间。根据这个实施例，可以实现半导体器件的可靠性和性能。附图说明图1是示出根据一个实施例的半导体器件的制造步骤的主要部分截面图；图2是示出图1之后的半导体器件的制造步骤的主要部分截面图；图3是示出图2之后的半导体器件的制造步骤的主要部分截面图；图4是示出图3之后的半导体器件的制造步骤的主要部分截面图；图5是示出图4之后的半导体器件的制造步骤的主要部分截面图；图6是示出图5之后的半导体器件的制造步骤的主要部分截面图；图7是示出图6之后的半导体器件的制造步骤的主要部分截面图；图8是示出图7之后的半导体器件的制造步骤的主要部分截面图；图9是示出图8之后的半导体器件的制造步骤的主要部分截面图；图10是示出图9之后的半导体器件的制造步骤的主要部分截面图；图11是示出图10之后的半导体器件的制造步骤的主要部分截面图；图12是示出图11之后的半导体器件的制造步骤的主要部分截面图；图13是示出图12之后的半导体器件的制造步骤的主要部分截面图；图14是示出图13之后的半导体器件的制造步骤的主要部分截面图；图15是示出图14之后的半导体器件的制造步骤的主要部分截面图；图16是简单地示出根据一个实施例的半导体器件的制造步骤的主要步骤的工艺流程；图17是简单地示出比较示例1的半导体器件的制造步骤的主要步骤的工艺流程；图18是简单地示出比较示例2的半导体器件的制造步骤的主要步骤的工艺流程；图19是简单地示出比较示例3的半导体器件的制造步骤的主要步骤的工艺流程；以及图20是示出专利技术人针对一个实施例与比较示例3的半导体器件进行的试验的结果的示图。具体实施方式当在以下实施例中有必要为了方便时，通过将实施例划分为多个部分或实施例来给出描述；然而，除非另有指定，否则它们不是相互独立，而是一个与另一个的部分或整体相关，作为变形、细节、补充描述等。当在以下实施例中提到元件等的数量(包括片数、数值、量、范围等)时，数量不限于具体的数字，而是可以大于或小于具体数字，除非另有指定或者除非该数量原理上明显限于该具体数字。此外，在以下实施例中，不需要说明，部件(还包括组成步骤等)不是必不可少的，除非另有指定或者除非它们在原理上明显是必不可少的。类似地，在以下实施例中，当提到组成元件等的形状和位置关系等时，应该包括那些基本相同或相似的形状等，除非另有指定或者除非原理上清楚地认为不是如此。这同样适用于上述数值和范围。下面，将基于附图详细地描述优选实施例。在用于解释实施例的每个附图中，具有相同功能的部件用相同的参考标号来表示，并且将省略重复描述。在以下实施例中，除非特别需要，否则原则上不重复相同或类似部分的描述。在实施例所使用的附图中，可以省略阴影线以使它们更容易被看到。(实施例)<半导体器件的制造步骤>将参照图1至图15描述根据本实施例的半导体器件的制造步骤。在本实施例中，将描述在同一半导体衬底SB上形成n型低击穿电压MISFETQ1、p型低击穿电压MISFETQ3、n型高击穿电压MISFETQ2和p型高击穿电压MISFETQ4的示例。这里，MISFETQ1和Q3是能够比MISFETQ2和Q4操作更快的晶体管，并且被用于逻辑电路、SRAM(静态随机存取存储器)等。MISFETQ2和Q4是均具有比MISFETQ1和Q3更大的击穿电压的晶体管，并且用于输入/输出保护电路等。MISFETQ1和Q3的栅极长度及其栅极绝缘膜的厚度分别小于MISFETQ2和Q4的栅极长度及其栅极绝缘膜的厚度。MISFETQ1和Q3的栅极长度为90nm以下。图1至图15所示的区域1A是将要形成MISFETQ1的区域，区域2A是将要形成MISFETQ2的区域，区域3A是将要形成MISFETQ3的区域，以及区域4A是将要形成MISFETQ4的区域。将简要描述直到图1所示结构的工艺。首先，提供所谓的SOI衬底，其具有作为支持衬底的半导体衬底SB、形成在半导体衬底SB上的绝缘层BX以及形成在绝缘层BX上的半导体层SM。半导体衬底SB包括单晶硅，优选具有近似1至10Ωcm的特定电阻值，并且例如包括p型单晶硅。绝缘层BX例如包括氧化硅，并且其厚度例如近似为10至20nm。半导体层SM包括单晶硅，优选具有近似1至10Ωcm的电阻系数，并且其厚度例如近似为10至20nm。这里，不通过离子注入等将杂质引入半导本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，包括以下步骤：(a)提供半导体衬底、形成在所述半导体衬底上的绝缘层以及形成在所述绝缘层上的第一半导体层；(b)去除第二区域中的所述绝缘层和所述第二区域中的所述第一半导体层，而留下第一区域中的所述绝缘层和所述第一区域中的所述第一半导体层，其中将要形成第二MISFET的所述第二区域不同于其中将要形成第一MISFET的所述第一区域；(c)在步骤(b)之后，经由第一栅极绝缘膜在所述第一区域中的所述第一半导体层上形成所述第一MISFET的第一栅电极，并且经由第二栅极绝缘膜在所述第二区域中的所述半导体衬底上形成所述第二MISFET的第二栅电极；(d)在步骤(c)之后，通过离子注入工艺，在所述第二区域中的所述半导体衬底中形成具有n型导电性的第一半导体区域；(e)在步骤(c)之后，通过离子注入工艺，在所述第一区域中的所述第一半导体层中形成具有n型导电性的第一延伸区域；(f)在步骤(d)和(e)之后，对所述半导体衬底执行第一热处理；(g)在步骤(f)之后，通过离子注入工艺，在所述第二区域中的所述半导体衬底中形成第二扩散层，所述第二扩散层具有的浓度高于所述第一半导体区域的浓度并且具有n型导电性；(h)在步骤(f)之后，通过离子注入工艺，在所述第一区域中的所述第一半导体层中形成第一扩散层，所述第一扩散层具有的浓度高于所述第一延伸区域的浓度并且具有n型导电性；以及(i)在步骤(g)和(h)之后，对所述半导体衬底执行第二热处理，其中执行所述第一热处理的时间长于执行所述第二热处理的时间。...

【技术特征摘要】
2017.05.29 JP 2017-1059731.一种制造半导体器件的方法，包括以下步骤：(a)提供半导体衬底、形成在所述半导体衬底上的绝缘层以及形成在所述绝缘层上的第一半导体层；(b)去除第二区域中的所述绝缘层和所述第二区域中的所述第一半导体层，而留下第一区域中的所述绝缘层和所述第一区域中的所述第一半导体层，其中将要形成第二MISFET的所述第二区域不同于其中将要形成第一MISFET的所述第一区域；(c)在步骤(b)之后，经由第一栅极绝缘膜在所述第一区域中的所述第一半导体层上形成所述第一MISFET的第一栅电极，并且经由第二栅极绝缘膜在所述第二区域中的所述半导体衬底上形成所述第二MISFET的第二栅电极；(d)在步骤(c)之后，通过离子注入工艺，在所述第二区域中的所述半导体衬底中形成具有n型导电性的第一半导体区域；(e)在步骤(c)之后，通过离子注入工艺，在所述第一区域中的所述第一半导体层中形成具有n型导电性的第一延伸区域；(f)在步骤(d)和(e)之后，对所述半导体衬底执行第一热处理；(g)在步骤(f)之后，通过离子注入工艺，在所述第二区域中的所述半导体衬底中形成第二扩散层，所述第二扩散层具有的浓度高于所述第一半导体区域的浓度并且具有n型导电性；(h)在步骤(f)之后，通过离子注入工艺，在所述第一区域中的所述第一半导体层中形成第一扩散层，所述第一扩散层具有的浓度高于所述第一延伸区域的浓度并且具有n型导电性；以及(i)在步骤(g)和(h)之后，对所述半导体衬底执行第二热处理，其中执行所述第一热处理的时间长于执行所述第二热处理的时间。2.根据权利要求1所述的方法，其中在步骤(c)之后且在步骤(e)之前，在所述第一区域中的所述第一半导体层上形成第二半导体层，并且其中以垂直于所述半导体衬底的角度或者以相对于垂直于所述半导体衬底倾斜10°以下的范围内的角度，执行步骤(e)中的所述离子注入工艺。3.根据权利要求2所述的方法，其中在步骤(c)之后且在步骤(d)之前，不在所述第二区域中的所述半导体衬底上形成所述第二半导体层，并且其中以比步骤(e)中使用的角度大的角度，执行步骤(d)中的所述离子注入工艺。4.根据权利要求2所述的方法，其中在所述第一半导体层上形成所述第二半导体层之前，不通过离子注入工艺将杂质引入所述第一半导体层中。5.根据权利要求1所述的方法，其中所述第一延伸区域由包括砷的杂质形成，并且其中通过所述第一热处理，在所述第一半导体层中在2nm以上、10nm以下的范围中扩散所述砷。6.根据权利要求1所述的方法，其中所述第一热处理在900℃或更高的温度执行100秒或更久，并且其中所述第二热处理在900℃或更高的温度执行1秒或更短。7.根据权利要求1所述的方法，其中所...

【专利技术属性】
技术研发人员：山本芳树，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP