半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述制造方法先以所述第一图案化掩膜层为掩膜，刻蚀去除第一器件区中部分厚度的半导体衬底以形成沟槽，然后在所述沟槽中形成顶面低于第二器件区的半导体衬底顶面的第一栅氧化层，接着在第二器件区的半导体衬底表面上形成第二栅氧化层，之后又通过多晶硅层的沉积和顶面平坦化，来使得第一器件区和第二器件区的多晶硅层的顶面齐平，可以在不增加掩膜板的情况下，使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层，由此满足两器件区对不同多晶硅厚度的需求。本发明专利技术的方法适用于不同器件区需要不同多晶硅厚度的各种集成电路的制造。

Semiconductor Devices and Their Manufacturing Methods

The invention provides a semiconductor device and a manufacturing method thereof. The manufacturing method first uses the first patterned mask layer as a mask, etches and removes a part of the thickness of the semiconductor substrate in the first device area to form a groove, and then forms a first gate oxygen in the groove with a top surface lower than the top surface of the semiconductor substrate in the second device area. The second gate oxide layer is formed on the surface of the semiconductor substrate in the second device region, and then the top of the polycrystalline silicon layer is flattened by the deposition of the polycrystalline silicon layer, so that the top of the polycrystalline silicon layer in the first device region and the second device region can be flattened, so that the first device region can be thicker without adding a mask. The polycrystalline silicon layer and the thin polycrystalline silicon layer in the second device region can meet the requirements of different polycrystalline silicon thickness in the two device regions. The method of the present invention is applicable to the fabrication of various integrated circuits requiring different thickness of polysilicon in different device regions.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及集成电路制造
，尤其涉及一种半导体器件及其制造方法。
技术介绍
高压器件(HVdevice，例如是工作电压在10V～40V区间的高压金属氧化物半导体场效晶体管)是很多集成电路产品(例如存储器类电路产品)中必需的器件。高压器件在生产工艺过程一般需要进行轻掺杂漏区离子注入(LDDIMP)制程，以形成较深的结(LDDjunction)来承担高压，而且高压器件的LDD离子注入通常需要较高的能量。为了阻挡较高的LDD离子注入能量，高压器件会使用较厚的多晶硅厚度(PolyTHK)，以保证高压器件的LDD离子注入不会注入到高压器件的沟道区域(HVDevicechannel)而影响其阈值电压(Vt)。为了降低成本及简化制造工艺步骤，高压器件的制备过程通常是与低压器件(LVdevice)集成制备的，以通过速度较快的低压器件来实现逻辑处理电路，具体的制造方法包括以下步骤：首先，请参考图1A，在半导体衬底100的表面上依次形成垫氧化层101、氮化硅层102以及第一图案化光刻胶层103，半导体衬底100是经过器件隔离工艺后处理后具有高压器件区HV和低压器件区LV的衬底，所述第一图案化光刻胶层103采用用于定义高压器件区HV掩膜板(Mask)形成，能够覆盖在所述低压器件区LV上方且在所述高压器件区HV上方具有开口(未图示，即能够暴露出高压器件区HV的氮化硅层102表面，以图案化的光刻胶层103为掩膜，干法刻蚀氮化硅层102并湿法刻蚀垫氧化层101，直至暴露出半导体衬底100的表面，此时氮化硅层102和垫氧化层101中形成有暴露出半导体衬底100表面的沟槽104a；然后，请参考图1B，去除第一图案化光刻胶层103，并通过热氧化工艺在沟槽104a中生长高压栅氧化层104；接着，请参考图1C和图1D，去除氮化硅层102，并形成第二图案化光刻胶层105，所述第二图案化掩膜层105采用用于定义低压器件区LV的掩膜板形成，能够覆盖所述高压栅氧化层104且在所述低压器件区LV上方具有开口(未图示)，所述开口能够暴露出低压器件区LV中的垫氧化层101，以第二图案化光刻胶层105为掩膜，刻蚀去除低压器件区中的垫氧化层101；然后，请参考图1E和图1F，去除第二图案化光刻胶层105，再通过热氧化工艺在低压器件区LV的半导体衬底表面上形成低压栅氧化层106，并通过化学气相沉积工艺沉积多晶硅层107，所述多晶硅层107覆盖在高压栅氧化层104和低压栅氧化层106的表面上。上述方法中，由于采用同一道沉积工艺，因此低压器件区LV和高压器件区HV上方的多晶硅层的厚度相同，但是低压器件区LV上待形成的低压器件需要较薄的多晶硅层厚度，以减小多晶硅栅耗尽效应(Polydepletioneffects，PDE)，提高器件运行速度，高压器件区HV上待形成的高压器件需要较厚的多晶硅层厚度，以保证LDD离子注入不会注入到沟道区域而影响其阈值电压，这就造成工艺集成中很难选择一个合适厚度的多晶硅层来同时满足高压器件和低压器件的需求。
技术实现思路
本专利技术的目的在于提供一种半导体器件及其制造方法，能够在不增加掩膜的情况下同时满足不同器件区对不同多晶硅厚度的需求。为了实现上述目的，本专利技术提供一种半导体器件的制造方法，包括以下步骤：提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底上形成第一图案化掩膜层，所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；去除所述第一图案化掩膜层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；在所述第二器件区的半导体衬底表面上形成第二栅氧化层；在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。可选地，所述第一图案化掩膜层的材质为光刻胶，在所述半导体衬底上形成第一图案化掩膜层之前，还在所述半导体衬底的表面上依次形成衬垫氧化层和硬掩膜层；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以形成所述沟槽。可选地，在所述沟槽中形成所述第一栅氧化层之后，且在形成所述第二栅氧化层之前，还在所述沟槽的内侧壁处形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开，且所述浅沟槽隔离结构的底面低于所述第一栅氧化层的底面。可选地，在形成第一图案化掩膜层之前，还在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开；且之后在所述第一器件区的半导体衬底中形成的所述沟槽的底面高于所述浅沟槽隔离结构的底面。可选地，在所述第二器件区的半导体衬底表面上形成第二栅氧化层的步骤包括：形成第二图案化掩膜层，所述第二图案化掩膜层覆盖所述第一栅氧化层且在所述第二器件区上方具有开口；以所述第二图案化掩膜层为掩膜，刻蚀去除所述第二器件区的衬垫氧化层，以暴露出所述第二器件区的半导体衬底的表面；在所述第二器件区的半导体衬底表面上形成第二栅氧化层。可选地，采用热氧化工艺生长所述第一栅氧化层和所述第二栅氧化层。可选地，在形成所述衬垫氧化层之前，或者，在形成所述衬垫氧化层之后且在形成所述第一图案化掩膜层之前，还在所述半导体衬底中进行阱离子注入并退火。可选地，对所述多晶硅层进行顶面平坦化之后，还包括：刻蚀所述第一器件区的多晶硅层至所述第一栅氧化层的表面，并刻蚀所述第二器件区的多晶硅层至所述第二栅氧化层的表面上，以形成所述第一器件区和第二器件区的栅极；刻蚀去除所述第一器件区的栅极两侧的第一栅氧化层，以暴露出所述第一器件区的栅极两侧的半导体衬底，并刻蚀去除所述第二器件区的栅极两侧的第二栅氧化层，以暴露出所述第二器件区的栅极两侧的半导体衬底；在所述第一器件区的栅极两侧的半导体衬底中形成第一器件区的源/漏区，并在所述第二器件区的栅极两侧的半导体衬底中形成第二器件区的源/漏区。可选地，以所述第一器件区和第二器件区的栅极为掩膜，形成第一器件区的源/漏区和第二器件区的源/漏区的步骤包括：以所述第一器件区和第二器件区的栅极为掩膜，采用LDD离子注入工艺对所述第一器件区和第二器件区的栅极两侧的半导体衬底进行离子注入；以及，采用重掺杂源漏离子注入工艺或者嵌入式源漏工艺来对所述第一器件区和第二器件区的栅极两侧的半导体衬底进一步处理。可选地，所述第一器件区为高压器件区，所述第二器件区为工作电压低于所述第一器件区的低压器件区。本专利技术还提供一种半导体器件，包括：具有第一器件区和第二器件区的半导体衬底，且所述第一器件区的半导体衬底中形成有沟槽；形成于所述沟槽的底面上的第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；形成于所述第二器件区的半导体衬底表面上的第二栅氧化层；以及，分别位于所述第一栅氧化层和第二栅氧化层的表面上的多晶硅层，且所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。可选地，所述第一器件区上的多晶硅层作为所述第一器件区的栅极，所述第一器本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底上形成第一图案化掩膜层，所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；去除所述第一图案化掩膜层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；在所述第二器件区的半导体衬底表面上形成第二栅氧化层；在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底上形成第一图案化掩膜层，所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；去除所述第一图案化掩膜层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；在所述第二器件区的半导体衬底表面上形成第二栅氧化层；在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图案化掩膜层的材质为光刻胶，在所述半导体衬底上形成第一图案化掩膜层之前，还在所述半导体衬底的表面上依次形成衬垫氧化层和硬掩膜层；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以形成所述沟槽。3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述沟槽中形成所述第一栅氧化层之后，且在形成所述第二栅氧化层之前，还在所述沟槽的内侧壁处形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开，且所述浅沟槽隔离结构的底面低于所述第一栅氧化层的底面。4.如权利要求2所述的半导体器件的制造方法，其特征在于，在形成第一图案化掩膜层之前，还在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开；且之后在所述第一器件区的半导体衬底中形成的所述沟槽的底面高于所述浅沟槽隔离结构的底面。5.如权利要求1至4中任一项所述的半导体器件的制造方法，其特征在于，在所述第二器件区的半导体衬底表面上形成第二栅氧化层的步骤包括：形成第二图案化掩膜层，所述第二图案化掩膜层覆盖所述第一栅氧化层且在所述第二器件区上方具有开口；以所述第二图案化掩膜层为掩膜，刻蚀去除所述第二器件区的衬垫氧化层，以暴露出所述第二器件区的半导体衬底的表面；在所述第二器件区的半导体衬底表面上形成第二栅氧化层。6.如权利要求1至4中任一项所述的半导体器件的制造方法，其特征在于，采用热氧化工艺生长所述第一栅氧化层和所述第二栅氧化层。7.如权利要求1至4中任一项所述的半导体器件的制造方法，其特征在于，在形成所述衬垫氧化层之前，或者，在形成所述衬垫氧化层...

【专利技术属性】
技术研发人员：赵东光，占琼，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42