一种基于FinFET的存储单元制造技术

本发明专利技术公开了一种基于FinFET的存储单元，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线，第一FinFET管、第三FinFET管、第五FinFET管、第六FinFET管和第九FinFET管均为N型FinFET管，第二FinFET管、第四FinFET管、第七FinFET管和第八FinFET管均为P型FinFET管；优点是在保证读操作稳定性的基础上，可以得到较高的写噪声容限，存储值结果稳定，电路功能稳定，且漏功耗较小，同时延时也较小，利于快速稳定存取数据。

A storage unit based on FinFET

The invention discloses a storage unit based on FinFET, which comprises a first FinFET tube, a second FinFET tube, a third FinFET tube, a fourth FinFET tube, a fifth FinFET tube, a sixth FinFET tube, a seventh FinFET tube, an eighth FinFET tube, a ninth FinFET tube, a writing bit line, an inverted writing bit line, a reading bit line, a writing line and a reading line, a first FinFET tube, a seventh FinFET tube, a seventh FinFET tube, an eighth FinFET tube, T tube, third FinFET tube, fifth FinFET tube, sixth FinFET tube and ninth FinFET tube are all N-type FinFET tubes, while the second FinFET tube, fourth FinFET tube, seventh FinFET tube and eighth FinFET tube are all P-type FinFET tubes; the advantage is that on the basis of ensuring the stability of reading operation, higher write noise tolerance can be obtained and the storage value is stable. Fixed, the circuit function is stable, and the leakage power consumption is small, while the delay is also small, conducive to fast and stable access to data.

【技术实现步骤摘要】
一种基于FinFET的存储单元
本专利技术涉及一种存储单元，尤其是涉及一种基于FinFET的存储单元。
技术介绍
随着工艺尺寸进入纳米级，功耗成为集成电路设计者不得不关注的问题。在大部分的数字系统中存储器的功耗占据总电路功耗的比例越来越大。静态随机存取存储器(SRAM，StaticRandomAccessMemory)，在存储器中是一个重要的组成部分，因而设计高稳定性低功耗SRAM具有重要的研究意义。静态随机存取存储器主要由存储阵列及其他外围电路构成，而存储阵列由存储单元构成，存储单元是静态随机存取存储器的核心，存储单元的性能直接决定静态随机存取存储器的性能。随着晶体管尺寸的不断缩小，受短沟道效应和当前制造工艺的限制，普通的CMOS晶体管尺寸降低的空间极度缩小。当普通CMOS晶体管的尺寸缩小到20nm以下时，器件的漏电流会急剧加大，造成较大的电路漏功耗。并且，电路短沟道效应变得更加明显，器件变得相当不稳定，极大的限制了电路性能的提高。FinFET管(鳍式场效晶体管，FinField-EffectTransistor)是一种新的互补式金氧半导体(CMOS)晶体管为一种新型的3D晶体管，FinFET管的沟道采用零掺杂或是低掺杂，沟道被栅三面包围。这种特殊的三维立体结构，增强了栅对沟道的控制力度，极大的抑制了短沟道效应，抑制了器件的漏电流。FinFET管具有功耗低，面积小的优点，逐渐成为接替普通CMOS器件，延续摩尔定律的优良器件之一。传统的采用FinFET设计的存储单元为BSIMIMG工艺库中经典存储单元。BSIMIMG工艺库中经典存储单元的电路图如图1所示。该存储单元由六个FinFET管(M1、M2、M3、M4、M5和M6)组成，其中FinFET管M1和FinFET管M3构成一个反相器，FinFET管M2和FinFET管M4构成另一个反相器。该存储单元中由FinFET管M1和FinFET管M2构成的上拉网络可以使FinFET管M1和FinFET管M3构成的反相器以及FinFET管M2和FinFET管M4构成的反相器的反向阈值电压提高，在读操作时数据不容易遭到破坏，读稳定性更好，但是在写操作时(写入“1”和“0”)，FinFET管M4和FinFET管M6会对写入电压进行分压，使得写入的数据值较小，由此导致噪声容限较小，以致写入到输出端Q和反相输出端Qb处的存储值结果不稳定，电路功能很不稳定；并且，由FinFET管M3和FINFET管M4构成的下拉网络在存储单元处于保持状态时有两条漏电流的路径，所以漏电流较大，从而导致漏功耗较大，同时延时也较大，这均不利于快速稳定存取数据。鉴此，设计一种在保证读操作稳定性的基础上，写噪声容限高，存储值结果稳定，电路功能稳定，且漏功耗较小，同时延时也较小，利于快速稳定存取数据的基于FinFET的存储单元具有重要意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种在保证读操作稳定性的基础上，可以得到较高的写噪声容限，存储值结果稳定，电路功能稳定，且漏功耗较小，同时延时也较小，利于快速稳定存取数据的基于FinFET的存储单元。本专利技术解决上述技术问题所采用的技术方案为：一种基于FinFET的存储单元，包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线；所述的第一FinFET管、所述的第三FinFET管、所述的第五FinFET管、所述的第六FinFET管和第九FinFET管均为N型FinFET管，所述的第二FinFET管、所述的第四FinFET管、所述的第七FinFET管和所述的第八FinFET管均为P型FinFET管，所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第六FinFET管、所述的第七FinFET管和所述的第八FinFET管均为低阈值FinFET管，所述的第九FinFET管为高阈值FinFET管，所述的第一FinFET管鳍的数量为1，所述的第二FinFET管鳍的数量为1，所述的第三FinFET管鳍的数量为1，所述的第四FinFET管鳍的数量为1，所述的第五FinFET管鳍的数量为1，所述的第六FinFET管鳍的数量为1，所述的第七FinFET管鳍的数量为1，所述的第八FinFET管鳍的数量为1，所述的第九FinFET管鳍的数量为1；所述的第一FinFET管的背栅、所述的第一FinFET管的源极、所述的第三FinFET管的背栅和所述的第三FinFET管的源极均接大地，所述的第九FinFET管的源极接虚拟地；所述的第一FinFET管的前栅、所述的第二FinFET管的前栅、所述的第二FinFET管的背栅、所述的第四FinFET管的漏极、所述的第三FinFET管的漏极、所述的第六FinFET管的漏极、所述的第六FinFET管的背栅和所述的第九FinFET管的前栅连接且其连接端为所述的存储单元的反相输出端，所述的第一FinFET管的漏极、所述的第二FinFET管的漏极、所述的第三FinFET管的前栅、所述的第四FinFET管的前栅、所述的第四FinFET管的背栅、所述的第五FinFET管的漏极和所述的第五FinFET管的背栅连接且其连接端为所述的存储单元的输出端，所述的第二FinFET管的源极和所述的第七FinFET管的漏极连接，所述的第四FinFET管的源极和所述的第八FinFET管的漏极连接，所述的第五FinFET管的源极、所述的第八FinFET管的前栅和所述的写位线连接，所述的第六FinFET管的源极、所述的第七FinFET管的前栅和所述的反相写位线连接，所述的第五FinFET管的前栅、所述的第七FinFET管的背栅、所述的第六FinFET管的前栅、所述的第八FinFET管的背栅和所述的写字线连接，所述的第七FinFET管的源极和所述的第八FinFET管的源极均均接入电源，所述的第九FinFET管的背栅和所述的读字线连接，所述的第九FinFET管的漏极和所述的读位线连接。所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第六FinFET管、所述的第七FinFET管和所述的第八FinFET管的阈值电压为0.3V，所述的第九FinFET管的阈值电压为0.6V。与现有技术相比，本专利技术的优点在于通过第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线构建存储单元，该存储单元具有交叉位线的特点，同时读写位线分离，在读操作时，读操作由第九FinFET管来管理，读字线RWL为高电平选中第九FinFET管，使得第九FinFET管处于半导通状态，当反相输出端Qb为“1”时，第九FinFET管完全导通，读位线RBL上的电荷形成了从读位线RBL到地VGND的释放通路，读操作完成本文档来自技高网...

【技术保护点】
1.一种基于FinFET的存储单元，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线；所述的第一FinFET管、所述的第三FinFET管、所述的第五FinFET管、所述的第六FinFET管和第九FinFET管均为N型FinFET管，所述的第二FinFET管、所述的第四FinFET管、所述的第七FinFET管和所述的第八FinFET管均为P型FinFET管，所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第六FinFET管、所述的第七FinFET管和所述的第八FinFET管均为低阈值FinFET管，所述的第九FinFET管为高阈值FinFET管，所述的第一FinFET管鳍的数量为1，所述的第二FinFET管鳍的数量为1，所述的第三FinFET管鳍的数量为1，所述的第四FinFET管鳍的数量为1，所述的第五FinFET管鳍的数量为1，所述的第六FinFET管鳍的数量为1，所述的第七FinFET管鳍的数量为1，所述的第八FinFET管鳍的数量为1，所述的第九FinFET管鳍的数量为1；所述的第一FinFET管的背栅、所述的第一FinFET管的源极、所述的第三FinFET管的背栅和所述的第三FinFET管的源极均接大地，所述的第九FinFET管的源极接虚拟地；所述的第一FinFET管的前栅、所述的第二FinFET管的前栅、所述的第二FinFET管的背栅、所述的第四FinFET管的漏极、所述的第三FinFET管的漏极、所述的第六FinFET管的漏极、所述的第六FinFET管的背栅和所述的第九FinFET管的前栅连接且其连接端为所述的存储单元的反相输出端，所述的第一FinFET管的漏极、所述的第二FinFET管的漏极、所述的第三FinFET管的前栅、所述的第四FinFET管的前栅、所述的第四FinFET管的背栅、所述的第五FinFET管的漏极和所述的第五FinFET管的背栅连接且其连接端为所述的存储单元的输出端，所述的第二FinFET管的源极和所述的第七FinFET管的漏极连接，所述的第四FinFET管的源极和所述的第八FinFET管的漏极连接，所述的第五FinFET管的源极、所述的第八FinFET管的前栅和所述的写位线连接，所述的第六FinFET管的源极、所述的第七FinFET管的前栅和所述的反相写位线连接，所述的第五FinFET管的前栅、所述的第七FinFET管的背栅、所述的第六FinFET管的前栅、所述的第八FinFET管的背栅和所述的写字线连接，所述的第七FinFET管的源极和所述的第八FinFET管的源极均均接入电源，所述的第九FinFET管的背栅和所述的读字线连接，所述的第九FinFET管的漏极和所述的读位线连接。...

【技术特征摘要】
1.一种基于FinFET的存储单元，其特征在于包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管、写位线、反相写位线、读位线、写字线和读字线；所述的第一FinFET管、所述的第三FinFET管、所述的第五FinFET管、所述的第六FinFET管和第九FinFET管均为N型FinFET管，所述的第二FinFET管、所述的第四FinFET管、所述的第七FinFET管和所述的第八FinFET管均为P型FinFET管，所述的第一FinFET管、所述的第二FinFET管、所述的第三FinFET管、所述的第四FinFET管、所述的第五FinFET管、所述的第六FinFET管、所述的第七FinFET管和所述的第八FinFET管均为低阈值FinFET管，所述的第九FinFET管为高阈值FinFET管，所述的第一FinFET管鳍的数量为1，所述的第二FinFET管鳍的数量为1，所述的第三FinFET管鳍的数量为1，所述的第四FinFET管鳍的数量为1，所述的第五FinFET管鳍的数量为1，所述的第六FinFET管鳍的数量为1，所述的第七FinFET管鳍的数量为1，所述的第八FinFET管鳍的数量为1，所述的第九FinFET管鳍的数量为1；所述的第一FinFET管的背栅、所述的第一FinFET管的源极、所述的第三FinFET管的背栅和所述的第三FinFET管的源极均接大地，所述的第九FinFET管的源极接虚拟地；所述的第一FinFET管的前栅、所述的第二FinFET管的前栅、所述的第二FinFET管的...

【专利技术属性】
技术研发人员：胡建平，杨会山，陈泽奇，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33