用于具有共源极线的存储单元的系统、方法和装置制造方法及图纸

用于实现具有共源极线的存储单元的系统、方法和装置被公开。方法包括在第一晶体管接收第一电压。第一晶体管可以被耦合到第二晶体管和被包括在第一存储单元中。方法包括在第三晶体管接收第二电压。第三晶体管可以被耦合到第四晶体管和被包括在第二存储单元中。第一和第二存储单元可以被耦合到共源极线。方法包括在第二晶体管的栅极和第四晶体管的栅极接收可以使它们操作于截止模式的第三电压。方法可以包括在第一晶体管的栅极接收第四电压。第四电压通过Fowler-Nordheim隧穿可以引起在包括在第一晶体管中的电荷存储层中的变化。

【技术实现步骤摘要】
【国外来华专利技术】相关申请的交叉引用本申请要求递交于2014年6月26日、申请号为14/316,615的美国专利申请的权益，并且还根据35U.S.C.§119(e)要求递交于2013年12月2日、申请号为61/910,764的美国临时专利申请的权益，两个申请均通过引用以其整体被并入本文用于所有目的。
本公开大体涉及存储单元，并且更具体地，涉及具有共源极线的存储单元。背景非易失性存储设备当前广泛应用在当电力不可用或被终止时要求信息保存的电子组件中。非易失性存储设备可以包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储(EEPROM)设备。如今一些存储器阵列利用可以包括存储元件或电荷存储层的晶体管和栅极结构。电荷存储层可以被编程为基于施加于存储器阵列或被存储器阵列接收的电压来储存数据。附图简述图1图示了根据一些实施例实现的存储设备的例子的示意图。图2图示了根据一些实施例实现的存储设备的另一个例子的示意图。图3图示了根据一些实施例实现的存储单元的布局的例子。图4图示了根据一些实施例实现的若干存储单元的布局的例子。图5图示了根据一些实施例实现的存储单元的布局的截面的例子。图6图示了根据一些实施例实现的存储单元的布局的另一个例子。图7图示了根据一些实施例实现的编程方法的例子的流程图。图8图示了根据一些实施例实现的擦除方法的例子的流程图。图9图示了根据一些实施例实现的读取方法的例子的流程图。图10图示了根据一些实施例实现的包括存储设备的处理系统的框图。详细描述在之后的描述中，为了提供对所呈现的概念的透彻理解而阐述了许多具体细节。所呈现的概念可以被实践，而无需一些或全部这些具体细节。在其他情况中，众所周知的过程操作没有被详细描述以免不必要地模糊描述的概念。虽然一些概念将结合具体例子进行描述，但要理解这些例子不是认定为限制性的。存储器阵列可以利用可包括存储元件或电荷存储层的晶体管和栅极结构被实现。电荷存储层可以被编程为基于施加于存储器阵列或被存储器阵列接收的电压来储存数据。以此方式，存储器阵列可以包括按行和列布置的各种不同的存储单元，并且每一个可以能够储存至少一个数据值。电压可以被施加于每一个存储单元以对它们进行编程、擦除它们或读取它们储存的一个或多个数据值。用于实现在存储器阵列中的存储单元的常规方法和技术通常依赖于相对较大的布局以容纳可被包括在常规布局之内的附加源极线。比如，一些常规布局可以包括专用源极线，其中存储单元的每一列被提供其自身的源极线以偏置或施加电压至存储单元的特定部分。由于必须被并入源极线的布局的附加金属，这样的布局要求每一个存储单元具有大的占用空间(footprint)。因此，这样的常规布局不适合如可用于目前的闪存中的小面积应用。例如，当相较于小面积存储单元布局时，由于与用于生产存储单元的制造工艺相关联的金属间距规则，专用源极线的宽度可能相对较大。因此，包含专用源极线可能排除这样的布局在小面积应用中的使用。此外，一些常规方法利用编程模式，例如沟道热电子编程模式，来对存储单元进行编程。然而，这样常规方法通常要求施加相对较大的电压，可以超过14V，因此使它们不适于低电压小面积应用。此外，由于使用这样的高电压和电流导致的损坏，这样的常规编程方法不是非常持久并且可能限制单元的耐久性或编程/擦除循环。在此公开了利用Fowler-Nordheim编程技术实现具有共源极线的存储单元的各种系统、方法和装置。利用Fowler-Nordheim编程技术实现低电压的使用，从而实现存储单元的相对较低功率的操作和增加的寿命。另外，Fowler-Nordheim技术降低在对存储单元编程期间使用的电流，因此允许低功率编程以及使能够一次对大量单元进行编程。此外，共源极线可以与存储单元一起被实现。共源极线的使用导致每一个存储单元明显变小(高达50％)的占用面积，从而允许存储单元的小面积实现。此外，如下更详细描述的，编程过程期间一个或多个电压的施加可以确保共源极线形成的导电通路和与导电通路相关联的漏电流不会干扰Fowler-Nordheim编程技术。图1图示了根据一些实施例实现的存储设备的例子的示意图。存储设备，例如存储设备100，可以是配置为在各种低功率和非易失性环境中储存数据值的储存设备。比如，存储设备100可以被包括于小面积闪存中，该闪存可以在例如智能卡和银行卡的设备或系统中实现。因此，在此所公开的存储设备，例如存储设备100，可以被实施成具有相对较小的面积，其可以使用先进的处理节点例如65纳米的节点或更小的节点进行制造。此外，如下面更详细地论述，存储设备例如存储设备100可以包括配置为储存数据值的各种存储单元。存储单元可以被实施成具有共源极线，因此减小了每一个存储单元的总占用面积，并且也可以与Fowler-Nordheim编程技术兼容。以此方式，存储设备例如存储设备100可以在小面积应用中被实现同时也保持低功率编程功能。因此，存储设备100可以包括各种存储单元，例如第一存储单元102。在各种实施例中，第一存储单元102可以被配置为基于施加于第一存储单元102的各个部分的一个或多个电压来储存或保存一个或多个数据值。比如，第一存储单元102可以包括晶体管，该晶体管可以被配置为响应施加于晶体管的端子或栅极的电压而储存一个或多个数据值。因此，第一存储单元102可以包括可串联耦合的第一晶体管104和第二晶体管106。根据一些实施例，第一晶体管104可以包括至少一个存储元件，该至少一个存储元件可以配置为基于施加于第一晶体管104和第二晶体管106的端子或栅极的电压来改变电特性。比如，如下面更详细地论述，当施加正偏压时，电子可以隧穿存储元件的材料并且被保留在存储元件的材料内，因此提高与第一晶体管104相关联的阈值电压。以此方式，存储元件或电荷存储层的电特性可以表示被第一存储单元102储存的数据值。根据各种实施例，第一晶体管104可以被配置为使用Fowler-Nordheim技术改变电特性。以此方式，当对比于常规技术，在第一晶体管104的编程期间使用Fowler-Nordheim隧穿可以实现低偏置电压的使用并且还可以实现低功率操作模式。在各种实施例中，施加于第一晶体管104的栅极和耦合到第一晶体管104的漏极或p阱的位线的电压的差值可以在大约4V和12V本文档来自技高网...

【技术保护点】
一种方法，包括：在第一晶体管接收第一电压，所述第一晶体管被耦合到第二晶体管，所述第一晶体管和所述第二晶体管被包括在第一存储单元中；在第三晶体管接收第二电压，所述第三晶体管被耦合到第四晶体管，所述第三晶体管和所述第四晶体管被包括在第二存储单元中，所述第一存储单元和所述第二存储单元被耦合到共源极线；在所述第二晶体管的栅极和所述第四晶体管的栅极接收第三电压；以及在所述第一晶体管的栅极接收第四电压，所述第四电压通过Fowler‑Nordheim隧穿引起被包括在所述第一晶体管中的电荷存储层的一个或多个电性质的变化。

【技术特征摘要】
【国外来华专利技术】2013.12.02 US 61/910,764;2014.06.26 US 14/316,6151.一种方法，包括：
在第一晶体管接收第一电压，所述第一晶体管被耦合到第二晶体管，
所述第一晶体管和所述第二晶体管被包括在第一存储单元中；
在第三晶体管接收第二电压，所述第三晶体管被耦合到第四晶体管，
所述第三晶体管和所述第四晶体管被包括在第二存储单元中，所述第一存
储单元和所述第二存储单元被耦合到共源极线；
在所述第二晶体管的栅极和所述第四晶体管的栅极接收第三电压；以
及
在所述第一晶体管的栅极接收第四电压，所述第四电压通过
Fowler-Nordheim隧穿引起被包括在所述第一晶体管中的电荷存储层的一
个或多个电性质的变化。
2.根据权利要求1所述的方法，还包括：
通过所述共源极线在所述第二晶体管的源极和所述第四晶体管的源
极接收第五电压，并且
其中所述第三电压使所述第二晶体管和所述第四晶体管在截止模式
下操作。
3.根据权利要求2所述的方法，其中所述第五电压在大约-0.5V和-5V
之间。
4.根据权利要求1所述的方法，其中所述第一电压在所述第一晶体管
的漏极被接收，并且其中所述第二电压在所述第三晶体管的漏极被接收。
5.根据权利要求4所述的方法，其中所述第一电压在大约-0.5V和-5V
之间，并且其中所述第二电压在大约0.5V和5V之间。
6.根据权利要求4所述的方法，其中所述第一电压和所述第四电压之
间的差值在大约4V和12V之间。
7.根据权利要求1所述的方法，其中所述第三电压在大约-0.5V和-5V
之间。
8.根据权利要求1所述的方法，其中所述第一晶体管是硅-氧化物-氮
化物-氧化物-硅(SONOS)晶体管。
9.根据权利要求8所述的方法，其中所述第四电压通过
Fowler-Nordheim隧穿引起所述SONOS晶体管中的电荷存储层的一个或多
个电性质的变化。
10.根据权利要求8所述的方法，其中所述电荷存储层包括选自以下
项组成的组的至少一种材料：氮氧化硅、氧化铝，氧化铪、氧化铪铝、氧
化锆、硅酸铪、硅酸锆、氮氧化铪、氧化铪锆和氧化镧。
11.一种设备，包括：
第一晶体管，其被配置为通过第一位线接收第一电压；
第二晶体管，其被耦合到所述第一晶体管和共源极线；
第三晶体管，其被配置为通过第二位线接收第二电压；以及
第四晶体管，其被耦合到所述第三晶体管和所述共源极线；
其中所述第一晶体管包括电荷存储层，所述电荷存储层被配置为响应
于接收所述...

【专利技术属性】
技术研发人员：禹小军，范卡特拉曼·普拉哈卡，伊葛·G·葛兹尼索夫，龙·T·辛赫，波·金，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US