用于系统级封装的TSV转接板技术方案

本发明专利技术涉及一种用于系统级封装的TSV转接板，包括：Si衬底(101)；至少两个TSV区(102)，设置于所述Si衬底(101)内；至少两个隔离区(103)，设置于所述Si衬底(101)内并位于每两个所述TSV区(102)之间；二极管(104)，设置于所述隔离区(103)之上；互连线(105)，对所述TSV区(102)的第一端面和所述二极管(104)进行串行连接。本发明专利技术提供的TSV转接板通过在TSV转接板上加工二极管作为ESD防护器件，解决了基于TSV工艺的集成电路系统级封装抗静电能力弱的问题，增强了集成电路系统级封装的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的TSV转接板
本专利技术属半导体集成电路
，特别涉及一种用于系统级封装的TSV转接板。
技术介绍
随着微电子技术的不断进步，仅依靠在单一芯片上集成更多的器件来提高芯片的性能已经无法满足实际的需求。因此，叠置芯片封装技术逐渐成为技术发展的主流。叠置芯片封装技术是在不改变封装体尺寸的前提下，在同一个封装体内的垂直方向叠置多个芯片的封装技术。其中，硅通孔(Through-SiliconVia，简称TSV)转接板是实现上下芯片互连的连接板，其不仅可以减小互连线的长度，而且可以降低电路的功耗。在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电(Electro-StaticDischarge，简称ESD)引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的系统级封装的抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高基于TSV工艺的系统级封装的抗静电能力，本专利技术提供了一种用于系统级封装的TSV转接板；本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的实施例提供了一种用于系统级封装的TSV转接板，包括：Si衬底101；至少两个TSV区102，设置于Si衬底101内；至少两个隔离区103，设置于Si衬底101内并位于每两个TSV区102之间；二极管104，设置于隔离区103之上；互连线105，对TSV区102的第一端面和二极管104进行串行连接。在本专利技术的一个实施例中，还包括钝化层106，设置于Si衬底101之上，用于对TSV区102与二极管104以及二极管104之间进行隔离。在本专利技术的一个实施例中，TSV区102内的材料为多晶硅，多晶硅的掺杂浓度为2×1021cm-3，掺杂杂质为磷。在本专利技术的一个实施例中，TSV区102上下贯通Si衬底101。在本专利技术的一个实施例中，TSV区102的第一端面和二极管104与互连线105之间设置有钨插塞。在本专利技术的一个实施例中，TSV区102的第二端面上设置有钨插塞和铜凸点107。在本专利技术的一个实施例中，还包括设置于Si衬底101两侧的绝缘层108。在本专利技术的一个实施例中，TSV区的深度为40～80μm。在本专利技术的一个实施例中，隔离区的深度为400～500nm。与现有技术相比，本专利技术具有以下有益效果：1、本专利技术提供的TSV转接板通过在TSV转接板上设置ESD防护器件二极管，增强了层叠封装芯片的抗静电能力；2、本专利技术通过在TSV转接板上设置二极管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本专利技术提供的TSV转接板的二极管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种用于系统级封装的TSV转接板结构示意图；图2为本专利技术实施例提供的一种用于系统级封装的TSV转接板的制备方法流程图；图3a-图3h为本专利技术实施例提供的另一种用于系统级封装的TSV转接板的制备方法流程图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种用于系统级封装的TSV转接板结构示意图，包括：Si衬底101；至少两个TSV区102，设置于Si衬底101内；至少两个隔离区103，设置于Si衬底101内并位于每两个TSV区102之间；二极管104，设置于隔离区103之上；互连线105，对TSV区102的第一端面和二极管104进行串行连接。具体地，还包括钝化层106，设置于Si衬底101之上，用于对TSV区102与二极管104以及二极管104之间进行隔离。优选地，TSV区102内的材料为多晶硅，多晶硅的掺杂浓度为2×1021cm-3，掺杂杂质为磷。优选地，TSV区102上下贯通Si衬底101。具体地，TSV区102的第一端面和二极管104与互连线105之间设置有钨插塞。进一步地，TSV区102的第二端面上设置有钨插塞和铜凸点107。进一步地，还包括设置于Si衬底101两侧表面的绝缘层108。具体地，隔离区103用于和Si衬底101上下表面的绝缘层108形成封闭的隔离区域以隔离二极管104。优选地，TSV区的深度为40～80μm。优选地，隔离区的深度为400～500nm。本实施例提供的TSV转接板，通过在TSV转接板上设置横向二极管，增强了系统级封装的抗静电能力，解决了系统级封装时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板的二极管周围设置上下贯通的隔离区，具有较小的漏电流和寄生电容。实施例二请参照图2，图2为本专利技术实施例提供的一种用于系统级封装的TSV转接板的制备方法流程图，本实施例在上述实施例的基础上，对本专利技术的TSV转接板的制备方法进行详细描述如下。具体地，包括如下步骤：S201、选取Si衬底；S202、利用刻蚀工艺在Si衬底上制备多个TSV；S203、在Si衬底上淀积多晶硅材料对TSV进行填充形成TSV区；S204、在TSV区之间的Si衬底上制备多个隔离区；S205、在隔离区上制备横向结构的二极管；S206、利用电镀工艺在Si衬底上表面制备铜互连线；S207、利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)工艺，对Si衬底进行减薄，直到漏出TSV；S208、在Si衬底下表面利用电镀的方法形成铜凸点以完成TSV转接板的制备。其中，选取Si衬底的原因在于，Si的热力学性能与芯片相同，利用Si材料作为转接板可以最大程度上减小由于热膨胀系数的差异和残余应力引起的芯片的弯曲和芯片应力。Si衬底的晶向可以是(100)、(110)或者(111)，另外，衬底的掺杂类型可以为N型，也可以为P型。优选地，S202可以包括如下步骤：S2021、利用光刻工艺，通过涂胶、光刻、显影等步骤完成TSV刻蚀图形；S2022、利用深度反应离子刻蚀法(DeepReactiveIonEtching，简称DRIE)工艺，刻蚀Si衬底形成TSV。其中，TSV的数量为至少两个，TSV的深度小于Si衬底的厚度；进一步地，S203可以包括如下步骤：S2031、热氧化TSV使TSV内壁形成氧化层；S2032、利用湿法刻蚀工艺刻蚀TSV内壁的氧化层以完成TSV内壁的平整化。S2033、利用光刻工艺，通过涂胶、光刻、显影等步骤完成TSV填充图形S2034、利用化学气相淀积(ChemicalVapo本文档来自技高网...

【技术保护点】
一种用于系统级封装的TSV转接板，其特征在于，包括：Si衬底(101)；至少两个TSV区(102)，设置于所述Si衬底(101)内；至少两个隔离区(103)，设置于所述Si衬底(101)内并位于每两个所述TSV区(102)之间；二极管(104)，设置于所述隔离区(103)之上；互连线(105)，对所述TSV区(102)的第一端面和所述二极管(104)进行串行连接。

【技术特征摘要】
1.一种用于系统级封装的TSV转接板，其特征在于，包括：Si衬底(101)；至少两个TSV区(102)，设置于所述Si衬底(101)内；至少两个隔离区(103)，设置于所述Si衬底(101)内并位于每两个所述TSV区(102)之间；二极管(104)，设置于所述隔离区(103)之上；互连线(105)，对所述TSV区(102)的第一端面和所述二极管(104)进行串行连接。2.根据权利要求1所述的TSV转接板，其特征在于，还包括钝化层(106)，设置于所述Si衬底(101)之上，用于对所述TSV区(102)与所述二极管(104)以及所述二极管(104)之间进行隔离。3.根据权利要求1所述的TSV转接板，其特征在于，所述TSV区(102)内的材料为多晶硅，所述多晶硅的掺杂浓度为2×102...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61