集成电路抗静电转接板及其制备方法技术

本发明专利技术涉及一种集成电路抗静电转接板及其制备方法，制备方法包括：选取硅基衬底；在所述硅基衬底内制作TSV孔及隔离沟槽；利用二氧化硅材料填充所述隔离沟槽；利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；在所述硅基衬底第一侧制作P型区域；去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；在所述硅基衬底第二侧制作N型区域，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管。本发明专利技术提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护二极管，增强了层叠封装芯片的抗静电能力。

【技术实现步骤摘要】
集成电路抗静电转接板及其制备方法
本专利技术涉及半导体器件设计及制造领域，特别涉及一种集成电路抗静电转接板及其制备方法。
技术介绍
在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由静电释放(Electro-Staticdischarge，简称ESD)所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。然而不同芯片的的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，因此如何提高基于TSV工艺的3D-IC的抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为解决现有技术存在的技术缺陷和不足，本专利技术提出一种集成电路抗静电转接板及其制备方法。本专利技术的一个实施例提供了一种集成电路抗静电转接板的制备方法，包括：(a)选取硅基衬底；(b)在所述硅基衬底内制作TSV孔及隔离沟槽；(c)利用二氧化硅材料填充所述隔离沟槽；(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。在本专利技术的一个实施例中，步骤(b)包括：(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。在本专利技术的一个实施例中，在步骤(c)之前还包括：(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。在本专利技术的一个实施例中，步骤(c)包括：(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。在本专利技术的一个实施例中，步骤(d)包括：(d1)利用光刻工艺，在所述硅基衬底表面形成TSV孔填充区域；(d2)利用化学气相淀积工艺，通过所述TSV孔填充区域在所述TSV孔内淀积多晶硅材料，并引入掺杂气体以对所述多晶硅材料进行原位掺杂。在本专利技术的一个实施例中，步骤(e)包括：(e1)利用化学机械抛光工艺，对所述硅基衬底第一侧进行平整化处理；(e2)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第一离子待注入区域；(e3)在所述第一离子待注入区域掺入硼离子以在所述硅基衬底第一侧形成所述P型区域。在本专利技术的另一个实施例中，步骤(f)包括：(f1)利用机械磨削工艺，去除所述硅基衬底第二侧部分材料；(f2)利用化学机械抛光工艺，对所述硅基衬底第二侧进行平整化处理，使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底。在本专利技术的一个实施例中，步骤(g)包括：(g1)利用光刻工艺，选择性刻蚀光刻胶，在所述硅基衬底上表面形成第二离子待注入区域；(g2)在所述第二离子待注入区域掺入磷离子以在所述硅基衬底第二侧形成所述N型区域，其中，所述P型区域、所述N型区域及其之间的硅基衬底形成二极管。在本专利技术的一个实施例中，步骤(h)包括：(h1)在所述多晶硅材料与所述二极管表面分别制作第一钨插塞与第二钨插塞；(h2)在所述第一钨插塞表面制作所述金属互连线以使所述多晶硅材料与所述二极管形成串行连接；(h3)在所述第二钨插塞表面制作所述铜凸点。在本专利技术的另一个实施例中，提供了一种集成电路抗静电转接板，该集成电路抗静电转接板包括硅基衬底、TSV孔、隔离槽、二极管、钨插塞、金属互联线、铜凸点及隔离层；其中，所述集成电路抗静电转接板由上述任一项所述的方法制备形成。与现有技术相比，本专利技术至少具有以下有益效果：1、本专利技术提供的集成电路抗静电转接板的制备工艺，其工艺步骤简单，可行性高；2、本专利技术提供的集成电路抗静电转接板，通过在TSV转接板上加工ESD防护器件——二极管，增强了层叠封装芯片的抗静电能力；此外，上述二极管周围采用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容。附图说明下面将结合附图，对本专利技术的具体实施方式进行详细的说明。图1为本专利技术实施例提供的一种集成电路抗静电转接板的制备方法流程图；图2a-图2h为本专利技术实施例提供的一种集成电路抗静电转接板的制备方法示意图；图3为本专利技术实施例提供的一种集成电路抗静电转接板的结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种集成电路抗静电转接板的制备方法流程图，该制备方法包括：(a)选取硅基衬底；(b)在所述硅基衬底内制作TSV孔及隔离沟槽；(c)利用二氧化硅材料填充所述隔离沟槽；(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。优选地，所述硅基衬底的晶向可以是(100)、(110)或者(111)，此处不做任何限制，另外，衬底的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为3×1014～5×1017cm-3，厚度例如为450～550um。进一步地，在上述实施例的基础上，步骤(b)包括：(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。进一步地，在上述实施例的基础上，在步骤(c)之前还包括：(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽以使盲孔的内壁形成氧化层；(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。进一步地，在上述实施例的基础上，步骤(c)包括：(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充本文档来自技高网...

【技术保护点】
一种集成电路抗静电转接板的制备方法，其特征在于，包括：(a)选取硅基衬底；(b)在所述硅基衬底内制作TSV孔及隔离沟槽；(c)利用二氧化硅材料填充所述隔离沟槽；(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。

【技术特征摘要】
1.一种集成电路抗静电转接板的制备方法，其特征在于，包括：(a)选取硅基衬底；(b)在所述硅基衬底内制作TSV孔及隔离沟槽；(c)利用二氧化硅材料填充所述隔离沟槽；(d)利用多晶硅材料填充所述TSV孔，并引入掺杂气体对所述多晶硅材料进行原位掺杂；(e)在所述硅基衬底第一侧制作P型区域，其中，所述P型区域与所述TSV孔分别位于所述隔离沟槽两侧；(f)去除所述硅基衬底第二侧部分材料，以使所述TSV孔与所述隔离沟槽贯穿所述硅基衬底；(g)在所述硅基衬底第二侧制作N型区域，其中，所述N型区域与所述P型区域相对设置，所述P型区域、所述N型区域与位于其之间的硅基衬底形成二极管；(h)在所述硅基衬底第一侧制作金属互连线以使所述多晶硅材料与所述二极管相连接，并在所述硅基衬底第二侧的所述多晶硅材料与所述N型区域处制作铜凸点。2.根据权利要求1所述的制备方法，其特征在于，步骤(b)包括：(b1)在1050～1100℃温度下，利用热氧化工艺在所述硅基衬底上生长厚度为800～1000nm的二氧化硅层；(b2)利用光刻工艺，在所述二氧化硅层上制作第一待刻蚀区域与第二待刻蚀区域；(b3)利用深度反应离子刻蚀工艺，在所述第一待刻蚀区域与所述第二待刻蚀区域刻蚀所述硅基衬底，分别形成所述TSV孔与所述隔离沟槽。3.根据权利要求1所述的制备方法，其特征在于，在步骤(c)之前还包括：(x1)利用热氧化工艺，在所述TSV孔与隔离沟槽内壁形成氧化层；(x2)利用湿法刻蚀工艺，选择性刻蚀所述氧化层以使所述TSV孔与所述隔离沟槽内壁平整。4.根据权利要求1所述的制备方法，其特征在于，步骤(c)包括：(c1)利用光刻工艺，在所述硅基衬底表面形成隔离沟槽填充区域；(c2)利用化学气相淀积工艺，通过所述隔离沟槽填充区域在所述隔离沟槽内淀积二氧化硅。5....

【专利技术属性】
技术研发人员：冉文方，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61