用于系统级封装的TSV转接板及其制备方法技术方案

本发明专利技术涉及一种用于系统级封装的TSV转接板及其制备方法，该方法包括：选取Si衬底；在所述Si衬底内制备纵向结构的SCR管；刻蚀所述Si衬底在所述SCR管两侧依次制备隔离沟槽和TSV；在所述隔离沟槽填充SiO2材料形成隔离区；在所述TSV填充铜材料形成TSV区；制备所述TSV区与所述SCR管的铜互连线以完成所述TSV转接板的制备。本发明专利技术提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的TSV转接板及其制备方法
本专利技术属半导体集成电路
，特别涉及一种用于系统级封装的TSV转接板及其制备方法。
技术介绍
目前为止集成电路的特征尺寸已经低至7nm，在单个芯片上集成的晶体管数量已经到达百亿级别，伴随百亿级别的晶体管数量的要求，片上资源和互连线长度问题成为现今集成电路领域发展的瓶颈，3D集成电路被认为是未来集成电路的发展方向，它在原有电路的基础上，在Z轴上层叠，以求在最小的面积上集成更多的功能，这种方法克服了原有集成度的限制，利用新兴技术硅通孔(Through-SiliconVia,TSV)，大幅度的提高了集成电路的性能，降低线上延迟，减小芯片功耗。在半导体行业里面，随着集成电路集成度的提高以及器件特征尺寸的减小，集成电路中静电放电((Electro-StaticDischarge,ESD))引起的潜在性损坏已经变得越来越明显。据有关报道，集成电路领域的故障中有近35％的故障是由ESD所引发的，因此芯片内部都设计有ESD保护结构来提高器件的可靠性。转接板通常是指芯片与封装基板之间的互连和引脚再分布的功能层。转接板可以将密集的I/O引线进行再分布，实现多芯片的高密度互连，成为纳米级集成电路与毫米级宏观世界之间电信号连接最有效的手段之一。在利用转接板实现多功能芯片集成时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高基于TSV工艺的3D集成电路的系统级封装抗静电能力，本专利技术提供了一种用于系统级封装的TSV转接板及其制备方法；本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的实施例提供了一种用于系统级封装的TSV转接板的制备方法，包括：S101、选取Si衬底；S102、在Si衬底内制备纵向结构的晶闸管又叫可控硅(SiliconControlledRectifier,SCR)；S103、刻蚀Si衬底在SCR管两侧依次制备隔离沟槽和TSV；S104、在隔离沟槽填充SiO2材料形成隔离区；S105、在TSV填充铜材料形成TSV区；S106、制备TSV区与SCR管的铜互连线以完成TSV转接板的制备。在本专利技术的一个实施例中，S102包括：S1021、在Si衬底第一侧制备SCR管的P+控制极接触区和阴极；S1022、在Si衬底第二侧制备SCR管的N+控制极接触区和阳极。在本专利技术的一个实施例中，S1021包括：S10211、利用化学气相淀积(ChemicalVaporDeposition，简称CVD)工艺，在Si衬底第一侧淀积掩蔽层；S10212、在掩蔽层上光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在隔离区之间形成SCR管的P+控制极；S10213、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成P+控制极接触区；S10214、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成阴极。在本专利技术的一个实施例中，S1022包括：S10221、利用CVD工艺，在Si衬底第二侧淀积保护层；S10222、利用光刻工艺，光刻器件沟槽刻蚀图形；S10223、刻蚀Si衬底形成器件沟槽；S10224、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成N+控制极接触区；S10225、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成阳极。在本专利技术的一个实施例中，S103包括：S1031、利用光刻工艺，在Si衬底第一侧形成TSV和隔离沟槽的刻蚀图形；S1032、利用深度反应离子刻蚀(DeepReactiveIonEtching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度，隔离沟槽和TSV依次设置于SCR管两侧。在本专利技术的一个实施例中，S104包括：S1041、平整化TSV和隔离沟槽的内壁；S1042、利用光刻工艺形成隔离沟槽的填充图形；S1043、利用CVD工艺，在隔离沟槽内填充SiO2材料形成隔离区。在本专利技术的一个实施例中，S105包括：S1051、利用光刻工艺形成TSV的填充图形；S1052、利用物理气相淀积方法制作粘附层和种子层；S1053、通过电化学工艺对TSV进行填充铜材料以形成TSV区，TSV区包括第一TSV区和第二TSV区。在本专利技术的一个实施例中，S106包括：S1061、利用CVD工艺，在Si衬底第一侧形成衬垫层和阻挡层，利用CVD工艺，在SCR管的P+控制极接触区和阴极上形成钨插塞；S1062、淀积第一绝缘层，光刻铜互连线图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，形成第一TSV区的第一端面与SCR管的P+控制极接触区和阴极的第一铜互连线；S1063、利用辅助圆片作为Si衬底第一侧的支撑件；对Si衬底第二侧进行减薄；S1064、利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)工艺，对Si衬底第二侧进行平整化处理，直到露出TSV区的第二端面，拆除辅助圆片；S1065、利用CVD工艺，在SCR管的N+控制极接触区和阳极制备钨插塞；S1066、淀积第二绝缘层，光刻铜互连线图形，利用电化学镀铜工艺淀积铜，通过化学机械研磨工艺去除多余的铜，形成第二TSV区的第二端面与SCR管的N+控制极接触区和阳极的第二铜互连线。S1067、淀积第二绝缘层，光刻铜凸点图形，利用电化学工艺淀积铜，在第一TSV区的第二端面和第二TSV区的第二端面制备铜凸点。在本专利技术的一个实施例中，TSV区和隔离区的深度为300μm～400μm。与现有技术相比，本专利技术具有以下有益效果：1、本专利技术提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力；2、本专利技术通过在TSV转接板上加工SCR管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本专利技术提供的TSV转接板的SCR管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；4、本专利技术提供的用于系统级封装的TSV转接板的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图；图2a-图2i为本专利技术实施例提供的另一种TSV转接板的制备方法流程图；图3为本专利技术实施例提供的一种TSV转接板结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种用于系统级封装的TSV转接板的制备方法流程示意图，包括：S101、选取Si衬底；S102、在Si衬底内制备纵向结构的SCR管；S103、刻蚀Si衬底在SCR管两侧依次制备隔离沟槽和TSV；S104、在隔离沟槽填充SiO2材本文档来自技高网...

【技术保护点】
一种用于系统级封装的TSV转接板的制备方法，其特征在于，包括：S101、选取Si衬底；S102、在所述Si衬底内制备纵向结构的SCR管；S103、刻蚀所述Si衬底在所述SCR管两侧依次制备隔离沟槽和TSV；S104、在所述隔离沟槽填充SiO2材料形成隔离区；S105、在所述TSV填充铜材料形成TSV区；S106、制备所述TSV区与所述SCR管的铜互连线以完成所述TSV转接板的制备。

【技术特征摘要】
1.一种用于系统级封装的TSV转接板的制备方法，其特征在于，包括：S101、选取Si衬底；S102、在所述Si衬底内制备纵向结构的SCR管；S103、刻蚀所述Si衬底在所述SCR管两侧依次制备隔离沟槽和TSV；S104、在所述隔离沟槽填充SiO2材料形成隔离区；S105、在所述TSV填充铜材料形成TSV区；S106、制备所述TSV区与所述SCR管的铜互连线以完成所述TSV转接板的制备。2.根据权利要求1所述的制备方法，其特征在于，S102包括：S1021、在所述Si衬底第一侧制备所述SCR管的P+控制极接触区和阴极；S1022、在所述Si衬底第二侧制备所述SCR管的N+控制极接触区和阳极。3.根据权利要求2所述的制备方法，其特征在于，S1021包括：S10211、利用CVD工艺，在所述Si衬底第一侧淀积掩蔽层；S10212、在所述掩蔽层上光刻P+控制极图形，采用离子注入工艺进行P+注入，去除光刻胶，在所述隔离区之间形成所述SCR管的P+控制极；S10213、光刻P+控制极接触区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成所述P+控制极接触区；S10214、光刻阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成所述阴极。4.根据权利要求3所述的制备方法，其特征在于，S1022包括：S10221、利用CVD工艺，在所述Si衬底第二侧淀积保护层；S10222、利用光刻工艺，光刻器件沟槽刻蚀图形；S10223、刻蚀所述Si衬底形成所述器件沟槽；S10224、光刻N+控制极接触区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成所述N+控制极接触区；S10225、光刻阳极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成所述阳极。5.根据权利要求4所述的制备方法，其特征在于，S103包括：S1031、利用光刻工艺，在所述Si衬底第一侧形成所述TSV和所述隔离沟槽的刻蚀图形；S1032、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV和所述隔离沟槽；所述TSV和所述隔离沟槽的深度小于所述Si衬底的厚度，所述隔离沟槽和...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61