用于系统级封装的防静电装置及其制备方法制造方法及图纸

本发明专利技术涉及一种用于系统级封装的防静电装置及其制备方法，该方法包括：选取Si衬底；刻蚀所述Si衬底分别形成多个TSV和多个隔离沟槽；刻蚀所述Si衬底在所述隔离沟槽之间形成多个器件沟槽；填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；在所述器件沟槽制备横向SCR管；制备所述TSV区的第一端面与所述横向SCR管的铜互连线；在所述TSV区的第二端面制备铜凸点以完成所述TSV转接板的制备。本发明专利技术提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的防静电装置及其制备方法
本专利技术属半导体集成电路
，特别涉及一种用于系统级封装的防静电装置及其制备方法。
技术介绍
静电放电(Electro-StaticDischarge,简称ESD)事件常见于日常生活中，且一些较大放电可由人类感官检测到，较小放电不被人类感官所注意到，因为放电强度与发生放电的表面积的比率非常小。ESD是器件及其集成电路(IntegratedCircuit，简称IC)失效的主要因素，这是因为器件或产品在制造、封装、测试及使用过程中均可能产生静电，当人们在不知情况的条件下，使这些物体相互接触，形成放电通路，从而导致产品功能失效，或永久性毁坏。由此可知，ESD保护问题一直是集成电路设计领域的重要课题之一。随着集成电路规模的不断增加，ESD保护设计的难度也在不断增大。随着计算机、通讯、汽车电子、航空航天工业和其他消费类系统领域的发展，对半导体芯片的尺寸和功耗的要求不断提高、即需要更小、更薄、更轻、高可靠、多功能、低功耗和低成本的芯片，在这种背景下三维封装技术应运而生。在二维封装技术的封装密度已达极限的情况下，更高密度的三维(3D)封装技术的优势不言而喻。硅通孔(Through-SiliconVia，简称TSV)技术是3D集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现这种3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的芯片，成为了目前电子封装技术中最引人注目的一种技术。然而，在三维堆叠的集成电路系统封装时，不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力；因此如何提高基于TSV工艺的3D-IC的系统级封装抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高基于TSV工艺的3D集成电路的抗静电能力，本专利技术提供了一种用于系统级封装的防静电装置及其制备方法；本专利技术要解决的技术问题通过以下技术方案实现：本专利技术的实施例提供了一种用于系统级封装的防静电装置的制备方法，包括：S101、选取Si衬底；S102、刻蚀Si衬底分别形成TSV孔和隔离沟槽；S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；S104、在两个隔离区之间制备晶闸管又叫可控硅(SiliconControlledRectifier,SCR)的N阱区和P阱区；S105、制备SCR管的N阱接触区、阴极、P阱接触区和阳极；S106、在TSV区的第一端面与SCR管之间形成互连线；S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。在本专利技术的一个实施例中，S102包括：S1021、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；S1022、利用深度反应离子刻蚀(DeepReactiveIonEtching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；其中，TSV和隔离沟槽的深度小于Si衬底的厚度。在本专利技术的一个实施例中，S103包括：S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TSV和隔离沟槽内壁的平整化；S1033、利用光刻工艺形成隔离沟槽的填充图形；S1034、利用化学气相淀积(ChemicalVaporDeposition，简称CVD)工艺，在隔离沟槽内填充SiO2形成隔离区；S1035、利用光刻工艺形成TSV的填充图形；S1036、利用CVD工艺，在TSV内填充多晶硅材料，并通入掺杂气体进行原位掺杂形成TSV区。在本专利技术的一个实施例中，S104包括：S1041、利用CVD工艺制备掩蔽层；S1042、在两个隔离区之间光刻SCR管的N阱区图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N阱区；S1043、在两个隔离区之间光刻SCR管的P阱区图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P阱区。在本专利技术的一个实施例中，S105包括：S1051、光刻N阱接触区和阴极图形，采用离子注入工艺进行N+注入，去除光刻胶，形成SCR管的N阱接触区和阴极；S1052、光刻P阱接触区和阴极图形，采用离子注入工艺进行P+注入，去除光刻胶，形成SCR管的P阱接触区和阳极。在本专利技术的一个实施例中，S107之前还包括：x1、利用辅助圆片作为Si衬底上表面的支撑件；x2、利用机械磨削减薄工艺对Si衬底下表面进行减薄；x3、利用化学机械抛光(ChemicalMechanicalPolishing，简称CMP)工艺，对Si衬底的下表面进行平整化处理，直到露出TSV区的第二端面。在本专利技术的一个实施例中，S107包括：S1071、利用溅射工艺，在Si衬底的下表面形成衬垫层和阻挡层，利用CVD工艺在TSV区的第二端面形成钨插塞；S1072、淀积绝缘层，在TSV区的第二端面光刻金属凸点的图形，利用电化学镀铜工艺淀积金属，通过化学机械研磨工艺去除多余的金属，在TSV区的第二端面形成金属凸点；S1073、拆除辅助圆片。在本专利技术的一个实施例中，Si衬底的掺杂浓度为1×1014cm-3，厚度为150～250μm。在本专利技术的一个实施例中，TSV区和隔离区的深度为80～120μm。与现有技术相比，本专利技术具有以下有益效果：1、本专利技术通过在TSV转接板上加工ESD防护器件——SCR管形成系统级封装的防静电装置，增强了层叠封装芯片的抗静电能力；2、本专利技术通过在TSV转接板上加工SCR管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本专利技术提供的TSV转接板的SCR管周围利用上下贯通的隔离沟槽，具有较小的漏电流和寄生电容；4、本专利技术提供的用于系统级封装的防静电装置的制备方法均可在现有的TSV工艺平台中实现，因此兼容性强，适用范围广。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图；图2a-图2i为本专利技术实施例提供的另一种TSV转接板的制备方法流程图；图3为本专利技术实施例提供的一种TSV转接板结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图1，图1为本专利技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图，包括：S101、选取Si衬底；S102、刻蚀Si衬底分别形成TSV孔和隔离沟槽；S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；S104、在两个隔离区之间制备SCR管的N阱区和P阱区；S105、制备SCR管的N阱接触区、阴极、P阱接触区和阳极；S106、在TSV区的第一端面与SCR管之间形成互连线；S107、在TSV区的第二端面制备金属凸点以完成TSV转接板的制备。优选地，S102可以包括：S1021、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；S1022、利用DRIE工艺，刻蚀本文档来自技高网...

【技术保护点】
一种用于系统级封装的防静电装置的制备方法，其特征在于，包括：S101、选取Si衬底；S102、刻蚀所述Si衬底分别形成TSV孔和隔离沟槽；S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；S104、在两个所述隔离区之间制备SCR管的N阱区和P阱区；S105、制备SCR管的N阱接触区、阴极、P阱接触区和阳极；S106、在所述TSV区的第一端面与所述SCR管之间形成互连线；S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。

【技术特征摘要】
1.一种用于系统级封装的防静电装置的制备方法，其特征在于，包括：S101、选取Si衬底；S102、刻蚀所述Si衬底分别形成TSV孔和隔离沟槽；S103、填充所述隔离沟槽和所述TSV分别形成隔离区和TSV区；S104、在两个所述隔离区之间制备SCR管的N阱区和P阱区；S105、制备SCR管的N阱接触区、阴极、P阱接触区和阳极；S106、在所述TSV区的第一端面与所述SCR管之间形成互连线；S107、在所述TSV区的第二端面制备金属凸点以完成所述TSV转接板的制备。2.根据权利要求1所述的制备方法，其特征在于，S102包括：S1021、利用光刻工艺，在所述Si衬底的上表面形成所述TSV和所述隔离沟槽的刻蚀图形；S1022、利用DRIE工艺，刻蚀所述Si衬底形成所述TSV和所述隔离沟槽；其中，所述TSV和所述隔离沟槽的深度小于所述Si衬底的厚度。3.根据权利要求1所述的制备方法，其特征在于，S103包括：S1031、热氧化所述TSV和所述隔离沟槽以在所述TSV和所述隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀所述氧化层以完成所述TSV和所述隔离沟槽内壁的平整化；S1033、利用光刻工艺形成所述隔离沟槽的填充图形；S1034、利用CVD工艺，在所述隔离沟槽内填充SiO2形成所述隔离区；S1035、利用光刻工艺形成所述TSV的填充图形；S1036、利用CVD工艺，在所述TSV内填充多晶硅材料，并通入掺杂气体进行原位掺杂形成所述TSV区。4.根据权利要求1所述的制备方法，其特征在于，S104包括：S1041、利用CVD工艺制备掩蔽层；S1042、在两个所述隔离区之间光刻所述SCR管的N阱区图形，采用离子注入工艺进行N+注入...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61