沟槽栅超结器件及其制造方法技术

本发明专利技术公开了一种沟槽栅超结器件，P型柱分为接电极P型柱和浮空P型柱并组成步进大于超结单元步进的第一周期排列结构，电极P型柱的顶部形成有延伸到N型柱的P型阱和连接到源极的接触孔；浮空P型柱的顶部不形成P型阱和接触孔。沟槽栅的长度方向和超结结构的长度方向垂直并排列成步进独立调节的第二周期排列结构。本发明专利技术还公开了一种沟槽栅超结器件的制造方法。本发明专利技术能够提高器件的击穿电压和沟道密度和降低导通电阻，能在很低Vds下获得更高的Crss且在较大的Vds范围内能使得Crss的下降比较缓慢，能减缓开关过程的速度、能有效降低器件在应用电路中的电磁干扰性能以及有效降低器件在应用电路中带来的电流和电压的过冲。

Grooved gate hyperjunction devices and their manufacturing methods

The invention discloses a grooved gate hyperjunction device. The P column is divided into the electrode P column and the floating P type column, which consists of the first periodic arrangement structure step in step larger than the hyperjunction unit. The top of the electrode P column forms a P well which extends to the N column and the contact hole connected to the source; the top of the floating P column does not form a P type well and contact. Hole. The length direction of the trench gate is perpendicular to the length of the super junction structure and is arranged into a second period arrangement structure with step independent adjustment. The invention also discloses a manufacturing method of the groove gate super junction device. The invention can improve the breakdown voltage and channel density and reduce the conduction resistance of the device. It can obtain a higher Crss under a very low Vds and can reduce the decrease of Crss in the larger Vds range. It can slow down the speed of the switching process, effectively reduce the electromagnetic interference performance of the device in the application circuit, and effectively reduce the device. The overshoot of current and voltage in the application circuit.

【技术实现步骤摘要】
沟槽栅超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽栅超结(superjunction)器件；本专利技术还涉及一种沟槽栅超结器件的制造方法。
技术介绍
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(VerticalDouble-diffusedMetal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。如图1所示，是现有超结器件俯视图；一般的超结器件结构，都包含电荷流动区、横向承受反向偏置电压的终端区和处于电荷流动区和终端区之间的过渡区，终端区环绕于所述电荷流动区的外周，图1中1区表示电荷流动区，2区表示过渡区，3区表示终端区。1区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中的P型柱22和N型柱23都呈条形结构。N型柱23于在超结器件导通时提供导通通路，P型柱22和N型柱23在超结器件反偏时互相耗尽共同承受反向偏压。2区和3区位于超结器件的终端，共同作为表示超结器件的终端保护结构。在器件导通时所述2区和3区不提供电流，在反偏状态用于承担从1区外周单元的表面到器件最外端表面衬底的电压该电压为横向电压和从1区外周单元表面到衬底的电压该电压为纵向电压。2区中有至少一个P型环25，图1中为一个P型环25，该P型环25一般与1区的P型背栅即P阱连接在一起；2区中有具有一定倾斜角的场板介质膜，在2区中还具有用于减缓表面电场急剧变化的场板24，场板24为多晶场板片或金属场板，以及P型柱22；2区中也可以不设置所述金属场板。3区包括由交替排列的P型柱22和N型柱23组成的超结结构，图1中3区的P型柱22和N型柱23分别由1区中的P型柱22和N型柱23延伸扩展而成，交替排列方向相同。在其它结构中，3区的P型柱22和N型柱23也能首尾相连的环型结构。3区中有金属场板，3区中也可以不设置所述金属场板；3区中可以有P型环25也可以没有，有P型环25时该处的P型环是不与电荷流动区的P型背栅连接相连的(悬浮的)；在3区的最外端有终端截止环21，所述终端截止环21由N+注入区或N+注入区再加形成于其上的介质或介质加上金属构成。现有超结器件包括平面栅超结器件和沟槽栅超结器件，以超结器件为超结MOSFET为例，超结MOSFET包括平面栅MOSFET和沟槽栅MOSFET，沟槽栅MOSFET具有更高的器件单元密度，故需要采用沟槽栅技术提高器件单元的密度。如图2所示，是现有超结器件的俯视局部放大图；如图3所示，是现有超结器件的截面示意图；图2和图3所对应的超结器件为沟槽栅超结MOSFET；图2中，电荷流动区位于BB’线和CC’线之间，CC’线和DD’线之间为过渡区，图3所示结构为沿AA’线的截面示意图；现有沟槽栅超结MOSFET器件原胞结构包括：在N型重掺杂的硅衬底1上形成有N型外延层3，在N型外延层3中形成有N型柱3和P型柱4，其中P型柱4由填充于沟槽中的P型硅组成，N型柱3直接由位于各P型柱4之间的N型外延层3组成。N型柱3对应于图1中的N型柱23，P型柱4对应于图1中的P型柱22。图2中P型柱4为条形结构并用p表示，N型柱3为条形结构并用n表示。在P型柱4的顶部两侧的N型柱3中形成有P型阱7，在P型阱7中形成有N+区组成的源区8。在P型阱7的表面形成有栅介质层如栅氧化层5和多晶硅栅6。栅极沟槽5B形成于N型柱3的顶部并穿过P型阱7，在栅极沟槽5B的底部表面和侧面形成有栅氧化层2，由填充于栅极沟槽5B中的多晶硅组成多晶硅栅6，由于多晶硅栅6是填充于栅极沟槽5B中，故多晶硅栅6也称为沟槽栅。还包括：层间膜10，接触孔11，正面金属层12，正面金属层12图形化后分别引出源极和栅极。在硅衬底1的背面形成有背面金属层13，背面金属层13引出漏极。引出源区8的接触孔11位于P型柱4的顶部，且在源区8对应的接触孔11的底部也即P型柱4的顶部形成有由P+区组成的P阱引出区即接触区9，接触区9和源区8和P型阱7都接触，并通过接触区9和接触孔11的接触将源区8和P型阱7都连接到有正面金属层12组成的源极。由于硅衬底1为重掺杂，N型外延层3为轻掺杂，在二者交界处形成有浓度过渡的区域，该浓度过渡的区域的厚度对应于后续的描述的T00。图3中，界面C1C2为硅衬底1的顶部表面，界面B1B2为超结结构的底部界面，界面A1A2为N型外延层3的顶部表面。界面B1B2和界面C1C2之间的厚度为T00，界面A1A2到硅衬底1减薄后的背面之间的厚度为T100，界面A1A2和界面B1B2之间的厚度为T200，界面A1A2和界面C1C2之间的厚度为T300。所述硅衬底1为高浓度基板，电阻率0.001ohm·cm～0.003ohm·cm；N型外延层3的电阻1ohm·cm～2ohm.cm,厚度T300为45微米～60微米，P-N柱区域即超结结构区域：对应器件的源漏击穿电压BVds为600V～700V时高度T200为35微米～45微米。由图2和图3所示可知，每个P型柱4都包括一个P+掺杂的接触区9，每个P型柱4最后也会通过接触区9连接到源极。如图2所示，CC’线右边的过渡区中形成有P型环25，P型环25和P型阱7相接触且通过接触孔11a连接到源极金属，该接触孔11a底部也形成有接触区9，接触孔11a底部的接触区9也位于P型柱4的顶部。由此可知，现有结构中，各P型柱4最后都连接到了源极。现有的技术中，器件的P型柱4的上部通过接触孔11连接到源区8电极，N型柱2通过N+衬底即硅衬底1连接到漏极13，在较低的Vds即源漏电压的情况下，Vds基本施加横向的电场于P型柱4和N型柱3之间，使得在很低的Vds下，交替排列的P型柱4和N型柱3在横向电场的作用下很快发生耗尽，这会使器件的电容Crss在小的Vds之下有很大的非线性，其中Crss是反向传输电容也即反馈电容，大小为Cgd。由一个P型柱4和一个N型柱3组成超结单元，超结单元的P型柱4和N型柱3的宽度和为超结结构的步进，对应步进小于12微米的超结结构，一般在Vds从0伏变化到10V时，器件的Crss会有一个急剧下降的过程，特别是由于超结器件如超结MOSFET的导通电阻是同等电压的普通VDMOS的1/4到1/10，同样导通电阻的超结MOSFET的面积远小于VDMOS，因此超结MOSFET的Crss的最大值非常小，Crss的最大值通常是指Vds＝0伏时的Crss值。这两个因素的存在，使得超结MOSFET在开关过程中，易于发生由于Crss过低和Crss的急剧变化从而造成开关过程过快，从而使得器件的应用系统电磁干扰大；甚至由于电流和电压的过冲而使得电路失效。如图3所示的结构，在器件从导通状态变成反向截止状态的过程中，在平台电压阶段，器件的Vgs即栅源电压本文档来自技高网...

【技术保护点】
一种沟槽栅超结器件，沟槽栅超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述超结单元的步进为一个所述P型柱和一个所述N型柱的宽度和；在沿所述超结结构的宽度方向上，电荷流动区的所述沟槽栅超结器件的P型柱分为接电极P型柱和浮空P型柱，所述接电极P型柱和所述浮空P型柱组成第一周期排列结构，所述第一周期排列结构中包括一个接电极P型柱和一个以上的浮空P型柱，所述第一周期排列结构的步进为所述第一周期排列结构内的所述接电极P型柱和各浮空P型柱和对应的所述N型柱形成的交替排列结构的总宽度；在各所述接电极P型柱的顶部都形成有P型阱且该P型阱沿对应的所述接电极P型柱的宽度方向横向延伸到两侧相邻的所述N型柱的中；在各所述浮空P型柱的顶部不形成所述P型阱；多个沟槽栅，各所述沟槽栅由填充于栅极沟槽中的多晶硅栅组成，在所述多晶硅栅和所述栅极沟槽的侧面和底部表面之间隔离有栅氧化层；所述沟槽栅的长度方向和所述超结结构的长度方向垂直，各所述沟槽栅在所述超结结构的长度方向周期性排列并组成第二周期排列结构，所述第二周期排列结构的步进等于一个所述栅极沟槽的宽度和两个相邻的所述栅极沟槽之间的间距的和；在沿所述超结结构的宽度方向上各所述沟槽栅和各所述P型柱和各所述N型柱垂直相交；在各所述沟槽栅两侧的所述P型阱的表面形成有由N+区组成的源区以及由P+区组成的接触区；所述源区和对应的所述沟槽栅的侧面自对准，被所述沟槽栅侧面覆盖且延伸到所述N型柱中的所述P型阱的侧面表面用于形成垂直沟道；在所述接触区的顶部形成有接触孔并通过该接触孔将所述源区和所述P型阱区都连接到由正面金属层组成的源极；所述浮空P型柱的顶部没有形成接触区和接触孔；所述第一周期排列结构的步进大于所述超结单元的步进；通过较小的所述超结单元的步进使所述沟槽栅超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一周期排列结构的步进提高所述沟槽栅超结器件的栅漏电容；所述第二周期排列结构的步进独立于所述第一周期排列结构的步进和所述超结单元的步进，通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度，所述第二周期排列结构的步进越小所述垂直沟道的密度越大。...

【技术特征摘要】
1.一种沟槽栅超结器件，沟槽栅超结器件的中间区域为电荷流动区，终端区环绕于所述电荷流动区的外周，过渡区位于所述电荷流动区和所述终端区之间；其特征在于：电荷流动区包括由多个交替排列的N型柱和P型柱组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述超结单元的步进为一个所述P型柱和一个所述N型柱的宽度和；在沿所述超结结构的宽度方向上，电荷流动区的所述沟槽栅超结器件的P型柱分为接电极P型柱和浮空P型柱，所述接电极P型柱和所述浮空P型柱组成第一周期排列结构，所述第一周期排列结构中包括一个接电极P型柱和一个以上的浮空P型柱，所述第一周期排列结构的步进为所述第一周期排列结构内的所述接电极P型柱和各浮空P型柱和对应的所述N型柱形成的交替排列结构的总宽度；在各所述接电极P型柱的顶部都形成有P型阱且该P型阱沿对应的所述接电极P型柱的宽度方向横向延伸到两侧相邻的所述N型柱的中；在各所述浮空P型柱的顶部不形成所述P型阱；多个沟槽栅，各所述沟槽栅由填充于栅极沟槽中的多晶硅栅组成，在所述多晶硅栅和所述栅极沟槽的侧面和底部表面之间隔离有栅氧化层；所述沟槽栅的长度方向和所述超结结构的长度方向垂直，各所述沟槽栅在所述超结结构的长度方向周期性排列并组成第二周期排列结构，所述第二周期排列结构的步进等于一个所述栅极沟槽的宽度和两个相邻的所述栅极沟槽之间的间距的和；在沿所述超结结构的宽度方向上各所述沟槽栅和各所述P型柱和各所述N型柱垂直相交；在各所述沟槽栅两侧的所述P型阱的表面形成有由N+区组成的源区以及由P+区组成的接触区；所述源区和对应的所述沟槽栅的侧面自对准，被所述沟槽栅侧面覆盖且延伸到所述N型柱中的所述P型阱的侧面表面用于形成垂直沟道；在所述接触区的顶部形成有接触孔并通过该接触孔将所述源区和所述P型阱区都连接到由正面金属层组成的源极；所述浮空P型柱的顶部没有形成接触区和接触孔；所述第一周期排列结构的步进大于所述超结单元的步进；通过较小的所述超结单元的步进使所述沟槽栅超结器件的耐压能力增加以及导通电阻降低，通过较大的所述第一周期排列结构的步进提高所述沟槽栅超结器件的栅漏电容；所述第二周期排列结构的步进独立于所述第一周期排列结构的步进和所述超结单元的步进，通过调节所述第二周期排列结构的步进调节所述垂直沟道的密度，所述第二周期排列结构的步进越小所述垂直沟道的密度越大。2.如权利要求1所述的沟槽栅超结器件，其特征在于：各所述接电极P型柱顶部的所述P型阱还延伸到所述过渡区中，且延伸到所述过渡区中的所述P型阱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。3.如权利要求2所述的沟槽栅超结器件，其特征在于：延伸到所述过渡区中的各所述浮空P型柱的顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔。4.如权利要求1所述的沟槽栅超结器件，其特征在于：在所述过渡区的所述超结结构的表面形成有P型环，所述P型环顶部形成有由P+区组成的接触区以及形成于该接触区顶部且连接到所述源极的接触孔；所述P型环的掺杂浓度和所述P型阱的掺杂浓度相同；或者，所述P型环的掺杂浓度和所述P型阱的掺杂浓度不同，但所述P型环的掺杂浓度要大于所述P型柱的掺杂浓度。5.如权利要求1所述的沟槽栅超结器件，其特征在于：在沿所述超结结构的长度方向上，各行所述P型柱都为连续结构，该连续结构为：对于每一行所述P型柱，该行所述P型柱的各处结构都为所述接电极P型柱或该行所述P型柱的各处结构都为所述浮空P型柱；或者，在沿所述超结结构的长度方向上，各行所述P型柱具有分段结构，该分段结构为：对于每一行所述P型柱，该行所述P型柱的分成两段以上，两个相邻的所述P型柱的段中一段具有所述接电极P型柱的结构、另一段具有所述浮空P型柱的结构。6.如权利要求1所述的沟槽栅超结器件，其特征在于：所述超结结构的P型柱由填充于超结柱沟槽中的P型外延层组成；所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之前，所述栅极沟槽的顶角和底角具有经过热氧化处理的圆化结构，通过所述圆化结构降低所述沟槽栅超结器件的漏电；或者，所述栅极沟槽的形成工艺位于所述超结结构的形成工艺之后。7.如权利要求1所述的沟槽栅超结器件，其特征在于：漏区形成所述超结结构底部的半导体衬底的背面，在所述半导体衬底的背面形成有由背面金属层组成的漏极。8.一种制造如权利要求1所述的沟槽栅超结器件的制造方法，其特征在于，包括如下步骤：步骤一、在所述电荷流动区中形成沟槽栅，包括如下分步骤：步骤11、提供N型的第一外延层，所述第一外延层中要求还未形成超结结构，采用光刻刻蚀工艺在所述第一外延层表面形成栅极沟槽；步骤12、采用热氧化工艺在所述栅极沟槽的底部表面和侧面以及所述栅极沟槽外的所述第一外延层表面形成栅氧化层，利用所述栅氧化层的热氧化工艺对所述栅极沟槽的底角和顶角进行圆化；步骤13、在所述栅极沟槽中填充多晶硅形成多晶硅栅，该多晶硅栅为所述沟槽栅；步骤二、形成所述超结结构，包括如下分步骤：步骤21、采用光刻刻蚀工艺在形成有所述沟槽栅的所述第一外延层中形成超结柱沟槽；各所述超结柱沟槽的深度大于各所述栅极沟槽的深度；步骤22、在所述超结柱沟槽中填充P型的第二外延层，由填充于所述超结柱沟槽中的所述第二外延层组成P型柱，由所述超结柱沟槽之间的所述第一外延层组成N型柱，由所述N型柱和所述P型柱交替排列形成所述超结结构...

【专利技术属性】
技术研发人员：肖胜安，曾大杰，李东升，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东,44