一种半导体器件及其制备方法和电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法和电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。通过所述方法形成的低掺杂的漏区轮廓更加均一，更有效的控制短沟道效应(short channel effects)，使器件的性能和良率均提高。

【技术实现步骤摘要】
一种半导体器件及其制备方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制备方法和电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制备和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET器件制备中低掺杂漏区(LightDrainDoping，LDD)通常在PMOS和NMOS区域中的应力层外延之前以倾斜的角度进行离子注入形成，然而由于遮蔽效应(shadoweffect)，在所述离子注入的过程中会造成掺杂的轮本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括以下步骤：去除所述掺杂材料，以露出所述凹槽；在所述凹槽中外延生长半导体材料层，以形成源漏。3.根据权利要求1所述的方法，其特征在于，旋转涂覆所述掺杂材料，以填充所述凹槽并覆盖所述鳍片和所述栅极结构。4.根据权利要求1所述的方法，其特征在于，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域均形成有所述鳍片和环绕所述鳍片的所述栅极结构；在所述NMOS区域上形成第一保护层，以覆盖所述NMOS区域中的所述鳍片和所述栅极结构；图案化所述PMOS区域中的所述栅极结构两侧的所述鳍片，以形成第一凹槽；使用包含P型掺杂剂的掺杂材料填充所述第一凹槽并覆盖所述PMOS区域；执行退火步骤，以在所述PMOS区域中的所述栅极结构下方的所述鳍片中形成P型低掺杂的漏区；去除包含所述P型掺杂剂的所述掺杂材料，以露出所述第一凹槽；在所述第一凹槽中外延生长第一半导体材料层，以形成PMOS抬升源漏；去除所述第一保护层，以露出所述NMOS区域。5.根据...

【专利技术属性】
技术研发人员：杨晓蕾，林曦，贺鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31