一种半导体器件及其制备方法和电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及其制备方法和电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。通过所述方法形成的低掺杂的漏区轮廓更加均一，更有效的控制短沟道效应(short channel effects)，使器件的性能和良率均提高。

【技术实现步骤摘要】
一种半导体器件及其制备方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制备方法和电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制备和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。在FinFET器件制备中低掺杂漏区(LightDrainDoping，LDD)通常在PMOS和NMOS区域中的应力层外延之前以倾斜的角度进行离子注入形成，然而由于遮蔽效应(shadoweffect)，在所述离子注入的过程中会造成掺杂的轮廓不够均一，因此通过所述LDD很难有效的控制短沟道效应(shortchanneleffects)，使器件的性能和良率均降低。因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件及其制备方法和电子装置。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术实施例提供了一种半导体器件的制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。可选地，所述方法还进一步包括以下步骤：去除所述掺杂材料，以露出所述凹槽；在所述凹槽中外延生长半导体材料层，以形成源漏。可选地，旋转涂覆所述掺杂材料，以填充所述凹槽并覆盖所述鳍片和所述栅极结构。可选地，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域均形成有所述鳍片和环绕所述鳍片的所述栅极结构；在所述NMOS区域上形成第一保护层，以覆盖所述NMOS区域中的所述鳍片和所述栅极结构；图案化所述PMOS区域中的所述栅极结构两侧的所述鳍片，以形成第一凹槽；使用包含P型掺杂剂的掺杂材料填充所述第一凹槽并覆盖所述PMOS区域；执行退火步骤，以在所述PMOS区域中的所述栅极结构下方的所述鳍片中形成P型低掺杂的漏区；去除包含所述P型掺杂剂的所述掺杂材料，以露出所述第一凹槽；在所述第一凹槽中外延生长第一半导体材料层，以形成PMOS抬升源漏；去除所述第一保护层，以露出所述NMOS区域。可选地，所述方法还包括：在所述PMOS区域上形成第二保护层，以覆盖所述PMOS区域中的所述鳍片和所述栅极结构；图案化所述NMOS区域中的所述栅极结构两侧的所述鳍片，以形成第二凹槽；使用包含N型掺杂剂的掺杂材料填充所述第二凹槽并覆盖所述NMOS区域；执行退火步骤，以在所述NMOS区域中所述栅极结构下方的所述鳍片中形成N型低掺杂的漏区；去除包含所述N型掺杂剂的所述掺杂材料，以露出所述第二凹槽；在所述第二凹槽中外延生长第二半导体材料层，以形成NMOS抬升源漏；去除所述第二保护层，以露出所述NMOS区域。可选地，在形成NMOS抬升源漏和PMOS抬升源漏之后，所述方法还进一步包括分别对所述NMOS区域进行N型离子注入以及对所述PMOS区域进行P型离子注入的步骤。可选地，在所述N型离子注入和所述P型离子注入之后，所述方法还进一步包括执行尖峰退火和/或激光退火的步骤。可选地，所述退火步骤包括尖峰退火步骤。本专利技术还提供了一种通过上述方法制备得到的半导体器件，所述半导体器件包括：半导体衬底；鳍片，位于所述半导体衬底上方；栅极结构，位于所述鳍片上并环绕所述鳍片设置；其中，所述栅极结构下方的所述鳍片中形成有低掺杂的漏区。本专利技术还提供了一种电子装置，包括上述的半导体器件。为了解决现有技术中存在的问题，本专利技术提供了一种半导体器件的制备方法，在所述方法中不再是先形成LDD，再形成凹槽并在所述凹槽中外延生长源漏，而是在形成凹槽之后填充包含掺杂剂的掺杂材料，以填充所述凹槽并通过退火步骤使所述掺杂剂扩散至所述栅极结构下方的所述鳍片中，以形成低掺杂的漏区。通过所述方法形成的低掺杂的漏区轮廓更加均一，更有效的控制短沟道效应(shortchanneleffects)，使器件的性能和良率均提高。本专利技术的半导体器件，由于采用了上述制备方法，因而同样具有上述优点。本专利技术的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为本专利技术的另一个实施例的一种半导体器件的制备方法的示意性流程图；图2A-图2I为本专利技术的一实施例中的一种半导体器件的制备方法的相关步骤形成的结构的剖视图；图3示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有鳍片和环绕所述鳍片的栅极结构，在所述栅极结构两侧的所述鳍片上还形成有凹槽；使用包含掺杂剂的掺杂材料填充所述凹槽并覆盖所述鳍片和所述栅极结构；执行退火步骤，以在所述栅极结构下方的所述鳍片中形成低掺杂的漏区。2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括以下步骤：去除所述掺杂材料，以露出所述凹槽；在所述凹槽中外延生长半导体材料层，以形成源漏。3.根据权利要求1所述的方法，其特征在于，旋转涂覆所述掺杂材料，以填充所述凹槽并覆盖所述鳍片和所述栅极结构。4.根据权利要求1所述的方法，其特征在于，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域和所述PMOS区域均形成有所述鳍片和环绕所述鳍片的所述栅极结构；在所述NMOS区域上形成第一保护层，以覆盖所述NMOS区域中的所述鳍片和所述栅极结构；图案化所述PMOS区域中的所述栅极结构两侧的所述鳍片，以形成第一凹槽；使用包含P型掺杂剂的掺杂材料填充所述第一凹槽并覆盖所述PMOS区域；执行退火步骤，以在所述PMOS区域中的所述栅极结构下方的所述鳍片中形成P型低掺杂的漏区；去除包含所述P型掺杂剂的所述掺杂材料，以露出所述第一凹槽；在所述第一凹槽中外延生长第一半导体材料层，以形成PMOS抬升源漏；去除所述第一保护层，以露出所述NMOS区域。5.根据...

【专利技术属性】
技术研发人员：杨晓蕾，林曦，贺鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31