一种半导体器件及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：第一导电类型的半导体衬底；第一阱区，形成在半导体衬底中具有第二导电类型；体区形成在半导体衬底中，与第一阱区间隔设置具有第一导电类型；栅极结构形成在半导体衬底上，覆盖半导体衬底中的沟道区，并位于第一阱区的外侧且部分覆盖体区；源极和漏极，形成在栅极结构两侧的半导体衬底中，其中，漏极位于第一阱区内；金属硅化物阻挡层，形成在栅极结构与漏极之间的半导体衬底的表面上；极板层，形成在金属硅化物阻挡层的表面上。本发明专利技术的半导体器件，提高了击穿电压，降低了导通电阻，进而提高了半导体器件的整体性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
随着半导体行业的迅猛发展，PIC(PowerIntegratedCircuit，功率集成电路)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，PIC电路中所使用的功率器件中，DMOS(DoubleDiffusedMOSFET，双扩散金属氧化物半导体场效应管)具有工作电压高、工艺简单、易于同低压CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而受到广泛关注。DMOS主要有两种类型垂直双扩散金属氧化物半导体场效应管VDMOSFET(verticaldouble-diffusedMOSFET，简称VDMOS)和横向双扩散金属氧化物半导体场效应LDMOSFET(lateraldouble-diffusedMOSFET，简称LDMOS)。LDMOS由于更容易与CMOS工艺兼容而在业内被广泛地采用。LDMOS器件作为功率器件的重要组成部件之一，具有广阔的应用前景。由于LDMOS器件通常用于功率电路，例如RF技术和功率MOSFET器件中，功率电路需要获得高压功率放大和较大的输出功率，因此LDMOS器件必须能承受较高的电压。随着LDMOS广泛应用于功率集成电路，对LDMOS器件的性能的要求也越来越高，要求较高的LDMOS器件的击穿电压，还可能要求增加阈值漂移等。总之，对具有更高的击穿电压的LDMOS器件的需求越来越迫切。现有的LDMOS器件很难满足具有较高击穿电压的要求。现有技术的LDMOS如图1所示。其中，图1所示的LDMOS包括P型半导体衬底100、位于P型半导体衬底100内的P阱104和N阱105、位于P阱104内的源极101和体电极106、位于N阱内的漏极102以及位于P型半导体衬底100上的栅极结构103，该LDMOS晶体管还包括位于所述P阱104的浅沟槽隔离(STI)107和位于所述N阱105内的浅沟槽隔离(STI)延长部分108，浅沟槽隔离可以隔离P阱或N阱内的不同组件，提高LDMOS的性能。在图1所示的LDMOS中，当在漏极端加高压时，只在N阱105和P型半导体衬底100之间产生耗尽，即，只在N阱的下端产生耗尽层，因此耗尽是单向的，所以击穿电压(breakdownvoltage，简称BV)不够高，并且由于栅极的长度比较大，使得导通电阻(Ron)较大。由此可见，现有技术中的LDMOS难以实现较高的击穿电压和较低的Ron。因此，为解决上述技术问题，有必要提供一种新的半导体器件及其制造方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术一方面提供一种半导体器件，包括：第一导电类型的半导体衬底；第一阱区，形成在所述半导体衬底中，具有第二导电类型；体区，形成在所述半导体衬底中，与所述第一阱区间隔设置，具有第一导电类型；栅极结构，形成在所述半导体衬底上，覆盖所述半导体衬底中的沟道区，并位于所述第一阱区的外侧且部分覆盖所述体区；源极和漏极，形成在所述栅极结构两侧的半导体衬底中，其中，所述漏极位于所述第一阱区内；金属硅化物阻挡层，形成在所述栅极结构与所述漏极之间的所述半导体衬底的表面上；极板层，形成在所述金属硅化物阻挡层的表面上。进一步，还包括第二阱区，所述第二阱区的顶面贴近所述第一阱区的底面，所述第二阱区具有第一导电类型。进一步，所述漏极的杂质掺杂浓度大于所述第一阱区的杂质掺杂浓度。进一步，所述极板层的材料包括半导体材料。进一步，所述极板层的材料包括多晶硅。进一步，所述极板层包括P型或N型杂质掺杂的多晶硅层以及金属硅化物层。进一步，所述P型或N型杂质掺杂的多晶硅层靠近所述栅极结构，所述金属硅化物层靠近所述漏极。进一步，所述金属硅化物阻挡层进一步延伸到所述栅极结构的部分表面上。进一步，还包括形成在所述半导体衬底中的深阱区，所述深阱区与所述体区相邻接，所述源极一部分位于所述深阱区内，另一部分位于所述体区内。进一步，在所述源极、所述漏极和所述栅极结构的表面内还形成有金属硅化物。进一步，在所述半导体衬底的表面上还形成有层间介电层，在所述层间介电层中形成有分别与所述源极和所述漏极电连接的接触孔，在所述层间介电层的表面上形成有图案化的第一金属层。本专利技术再一方面提供一种半导体器件的制造方法，所述方法包括：提供第一导电类型的半导体衬底，在所述半导体衬底中形成第一阱区，所述第一阱区具有第二导电类型；在所述半导体衬底中形成体区，所述体区与所述第一阱区间隔设置，具有第一导电类型；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖所述半导体衬底中的沟道区，并位于所述第一阱区的外侧且部分覆盖所述体区；在所述栅极结构两侧的半导体衬底中形成源极和漏极，其中，所述漏极位于所述第一阱区内；在所述栅极结构与所述漏极之间的所述半导体衬底的表面上形成金属硅化物阻挡层；在所述金属硅化物阻挡层的表面上形成极板层。进一步，在形成所述第一阱区之前，还包括以下步骤：在所述半导体衬底中形成第二阱区，所述第二阱区的顶面的位置贴近预定形成的所述第一阱区的底面，所述第二阱区具有第一导电类型。进一步，所述漏极的杂质掺杂浓度大于所述第一阱区的杂质掺杂浓度。进一步，所述极板层的材料包括半导体材料。进一步，所述极板层的材料包括多晶硅。进一步，所述极板层包括P型或N型杂质掺杂的多晶硅层以及金属硅化物层。进一步，所述P型或N型杂质掺杂的多晶硅层靠近所述栅极结构，所述金属硅化物层靠近所述漏极。进一步，所述金属硅化物阻挡层进一步延伸到所述栅极结构的部分表面上。进一步，形成所述极板层之后，还包括以下步骤：在所述半导体衬底的表面上形成层间介电层；在所述层间介电层中形成分别与所述源极和所述漏极电连接的接触孔；在所述层间介电层的表面上形成图案化的第一金属层。本专利技术再一方面提供一种电子装置，其包括前述的半导体器件。本专利技术的半导体器件，在栅极结构外侧设置第一阱区，漏极设置在第一阱区内，在漏极和栅极结构之间的半导体衬底上形成有金属硅化物阻挡层以及极板层，极板层和第一阱区耦合，进而提高了击穿电压，降低了漏极端栅极结构边缘电场，同时缩短了栅极结构的长度，降低了栅极电荷(Qg)，降低了导通电阻(Ron)，进而提高了半导体器件的整体性能。本专利技术的制造方法，由于最终制作获得了前述的半导体器件，因而同样具有上述优点。本专利技术的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1为现有技术中的一种LDMOS器件结构的剖视图；图2示出了本专利技术一个实施方式的半导体器件的结构示意图；图3A-3C示出了本专利技术一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；图4为根据本专利技术一个实施方式的半导体器件的制造方法的工艺流程图本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：第一导电类型的半导体衬底；第一阱区，形成在所述半导体衬底中，具有第二导电类型；体区，形成在所述半导体衬底中，与所述第一阱区间隔设置，具有第一导电类型；栅极结构，形成在所述半导体衬底上，覆盖所述半导体衬底中的沟道区，并位于所述第一阱区的外侧且部分覆盖所述体区；源极和漏极，形成在所述栅极结构两侧的半导体衬底中，其中，所述漏极位于所述第一阱区内；金属硅化物阻挡层，形成在所述栅极结构与所述漏极之间的所述半导体衬底的表面上；极板层，形成在所述金属硅化物阻挡层的表面上。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一导电类型的半导体衬底；第一阱区，形成在所述半导体衬底中，具有第二导电类型；体区，形成在所述半导体衬底中，与所述第一阱区间隔设置，具有第一导电类型；栅极结构，形成在所述半导体衬底上，覆盖所述半导体衬底中的沟道区，并位于所述第一阱区的外侧且部分覆盖所述体区；源极和漏极，形成在所述栅极结构两侧的半导体衬底中，其中，所述漏极位于所述第一阱区内；金属硅化物阻挡层，形成在所述栅极结构与所述漏极之间的所述半导体衬底的表面上；极板层，形成在所述金属硅化物阻挡层的表面上。2.如权利要求1所述的半导体器件，其特征在于，还包括第二阱区，所述第二阱区的顶面贴近所述第一阱区的底面，所述第二阱区具有第一导电类型。3.如权利要求1所述的半导体器件，其特征在于，所述漏极的杂质掺杂浓度大于所述第一阱区的杂质掺杂浓度。4.如权利要求1所述的半导体器件，其特征在于，所述极板层的材料包括半导体材料。5.如权利要求1所述的半导体器件，其特征在于，所述极板层的材料包括多晶硅。6.如权利要求1所述的半导体器件，其特征在于，所述极板层包括P型或N型杂质掺杂的多晶硅层以及金属硅化物层。7.如权利要求6所述的半导体器件，其特征在于，所述P型或N型杂质掺杂的多晶硅层靠近所述栅极结构，所述金属硅化物层靠近所述漏极。8.如权利要求1所述的半导体器件，其特征在于，所述金属硅化物阻挡层进一步延伸到所述栅极结构的部分表面上。9.如权利要求1所述的半导体器件，其特征在于，还包括形成在所述半导体衬底中的深阱区，所述深阱区与所述体区相邻接，所述源极一部分位于所述深阱区内，另一部分位于所述体区内。10.如权利要求1所述的半导体器件，其特征在于，在所述源极、所述漏极和所述栅极结构的表面内还形成有金属硅化物。11.如权利要求1所述的半导体器件，其特征在于，在所述半导体衬底的表面上还形成有层间介电层，在所述层间介电层中形成有分别与所述源极和所述漏极电连接的接触孔，在所述层间介电层的表面上形成...

【专利技术属性】
技术研发人员：陈宗高，陈轶群，蒲贤勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31