半导体器件制造技术

本发明专利技术的实施例涉及半导体器件，在所述半导体器件中，隔离区域包括元件隔离膜和场板电极。场板电极覆盖元件隔离膜并且当在平面图中查看时围绕第一电路。场板电极的一部分也定位在连接晶体管上。当在平面图中查看时，连接晶体管的源极和漏极通过场板电极彼此相对。此外，场板电极划分成包括定位于连接晶体管上的部分的第一部分和除了第一部分外的第二部分。

semiconductor device

Embodiments of the invention relate to semiconductor devices. In the semiconductor device, the isolation area includes a component isolation film and a field plate electrode. The field plate electrode covers the isolation membrane and surrounds the first circuit when viewed in the plan. A part of the field plate electrode is also positioned on the connection transistor. When viewed in the plan, the source and drain of the connection transistor are opposite to each other through the field plate electrodes. In addition, the field plate electrode is divided into the first part including the part positioned on the connection transistor and the second part except the first part.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请基于日本专利申请No.2012-272859，这里通过引用将其内容并入于此。
本专利技术涉及半导体器件，并且本专利技术是可应用于例如包括电源电压彼此不同的两个电路的半导体器件的技术。
技术介绍
在半导体器件中，存在一种集成了控制电路的半导体器件，该控制电路生成功率控制元件的控制信号。在这样的半导体器件中，功率控制元件的电源电压高于控制电路的电源电压。因此，可以在控制电路和功率控制元件之间提供第二控制电路，以向功率控制元件输入控制信号。通常，第二控制电路的电源电压等于或低于功率控制元件的电源电压并且高于控制电路的电源电压。因此，必需与控制电路的电源电压分开地生成第二控制电路的电源电压。此外，控制电路和第二控制电路通过连接元件连接。这样的半导体器件的示例包括日本未审专利申请公开No.2007-5823和No.2010-147181中公开的半导体器件。例如，日本未审专利申请公开No.2007-5823公开了其中控制电路和第二控制电路通过高耐压晶体管连接的半导体器件。此外，日本未审专利申请公开No.2010-147181公开了第二控制电路的外围由隔离区域围绕，并且使用隔离区域的整个外围形成连接控制电路和第二控制电路的晶体管。
技术实现思路
本专利技术人调研了晶体管的设置，该晶体管仅在隔离区域的部分处连接电源电势不同的两个电路，使得在电源电势不同的电路之间传送控制信号。在这种情况下，本专利技术人发现，当在平面图中查看时，场板电极的叠置在晶体管之上的一部分用作寄生MOS晶体管的栅极。在这种情况下，晶体管的泄漏电流倾向于增加。其它问题和新特性从说明书和附图的描述中将显而易见。在一个实施例中，提供有一种半导体器件，其包括第一电路、隔离区域、第二电路和连接晶体管。第一电路的电源电压设置成第一电压，第二电路的电源电压设置成比第一电压低的第二电压。当在平面图中查看时，除一部分之外，隔离区域围绕第一电路。连接晶体管定位于第一电路的不提供隔离区域的外周部分处并且将第二电路连接到第一电路。隔离区域包括元件隔离膜和场板电极。场板电极叠置在元件隔离膜之上并且当在平面图中查看时围绕第一电路，并且定位于连接晶体管上方。当在平面图中查看时，连接晶体管的源极和漏极通过场板电极彼此相对。场板电极划分成包括定位于连接晶体管上方的部分的第一部分和除了第一部分外的第二部分。根据该实施例，在连接电源电势不同的第一电路和第二电路的晶体管中，可以减少泄漏电流。附图说明本专利技术的上述以及其它目的、优势和特征从以下结合附图作出的特定优选实施例的描述中将更加显而易见，其中：图1示出了图示更加第一实施例的半导体器件的配置的平面图；图2示出了图示图1所示半导体器件中的信号线的连接关系的视图；图3示出了沿着图1的线A-A’所取的截面图；图4示出了图示沿着图1的线B-B’所取的截面的视图；图5示出了图示沿着图1的线C-C’所取的截面的视图；图6示出了图示连接晶体管中的外延层与隔离区域中的外延层之间的电势差与在两个外延层之间流动的电流量之间关系的电测试结果的视图；图7示出了图示根据第二实施例的半导体器件的配置的平面图；图8示出了图示沿着图7的线C-C’的截面的视图；以及图9示出了图示连接晶体管中的外延层与隔离区域中的外延层之间的电势差与在两个外延层之间流动的电流量之间关系的电测试结果的视图。具体实施方式现在将在这里参照图示实施例来描述本专利技术。本领域技术人员将认识到，可以使用本专利技术的教导来完成许多替代实施例，并且本专利技术并不限于为说明目的而图示的实施例。此外，在附图中，将为相同的构成元件给出相同的参考标号，并且将不重复其描述。第一实施例图1示出了图示根据第一实施例的半导体器件SD的配置的平面图。半导体器件SD包括第一电路HVR、第二电路LVR、隔离区域VIU和连接晶体管LST。它们都形成在同一衬底SUB（在图中未示出）上。在第一电路HVR中，电源电势设置为第一电压。当在平面图中查看时，除了第一电路HVR的一部分之外，隔离区域VIU围绕第一电路HVR。在第二电路LVR中，电源电势设置为比第一电压低的第二电压，并且当在平面图中查看时，第二电路LVR定位于隔离区域VIU的外侧处。由于第一电路HVR和第二电路LVR的电源电势不同，必需将第一电路HVR和第二电路LV进行电隔离。在实施例中，第一电路HVR和第二电路LVR通过隔离区域VIU电隔离。连接晶体管LST将第二电路LVR连接到第一电路HVR。也就是，连接晶体管LST是吸收第一电路HVR和第二电路LVR之间电源电势差的元件。连接晶体管LST定位于第一电路HVR中不提供隔离区域VIU的区域处。半导体器件SD可以通过从第一电路HVR输出的信号控制连接到外部的功率控制元件，例如，平面型高耐压MOS晶体管、垂直型MOS晶体管、双极晶体管或绝缘栅双极晶体管（IGBT）。此外，功率控制元件例如向马达供给功率。第二电路LVR生成用于控制功率控制元件的控制信号。控制信号通过连接晶体管LST和第一电路HVR输入到功率控制元件。隔离区域VIU包括元件隔离膜EI和场板电极FPE。当在平面图中查看时，场板电极FPE叠置在元件隔离膜EI之上并且围绕第一电路HVR。此外，场板电极FPE的电势处于浮置状态。场板电极FPE的一部分也定位于连接晶体管LST上。此外，当在平面图中查看时，连接晶体管LST的源极（稍后将描述的高浓度N型区域SOU）和漏极（稍后将描述的高浓度N型区域DRN）通过场板电极FPE彼此相对。此外，场板电极FPE划分成第一部分ARE1和除了第一部分ARE1外的第二部分ARE2，该第一部分ARE1包括定位于连接晶体管LST上的部分。以下将详细地进行描述。在实施例中，其中形成第一电路HVR的区域的平面形状为适当矩形。连接提供LST布置成跨越矩形的一边（例如长边）。此外，当在平面图中查看时，场板电极FPE的第一部分ARE1和第二部分ARE2之间的边界形成在沿着连接晶体管LST的与场板电极FPE垂直的一侧的部分处。此外，类似于稍后将描述的类似细节，场板电极FPE包括形成在元件隔离膜EI上的第一场板电极FPE1和形成在绝缘中间层INSL上的第二场板电极FPE2。此外，第一场板电极FPE1和第二场板电极FPE2以多种方式都围绕第一电路HVR。图2示出了图示图1所示半导体器件SD中的信号线的连接关系的视图。连接晶体管LST的栅极连接到第二电路LVR。此外，连接晶体管LST的源极接地，并且其漏极连接到第一电路HVR。此外，连接晶体管LST的漏极连接到第二电路LVR的电源互连。电阻器RES和齐纳二极管ZD并联连接在第二电路LVR的电源互连与连接晶体管LST的漏极之间。当连接晶体管LST导通/截止时，该电路允许连接晶体管LST的漏极电压中产生具有幅度Vcc的幅度，该幅度Vcc对应于第一电路HVR的电源电压。例如，当第二电路LVR和第一电路HVR之间的电势差为800V并且第一电路HVR的电源电压为30V时，通过从第二电路LVR输入用于使连接晶体管LST导通/截止的信号，连接晶体管LST的漏极电压在830V至800V之间波动。据此，可以将第二电路LVR的信号传送到第一电路HVR。图3示出了沿着图1的线A-A’所取的截面图。在实施例中，通过使用p本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；第一电路，其形成在所述衬底上，并且在所述第一电路中电源电势设置成第一电压；隔离区域，其形成在所述衬底上，并且当在平面图中查看时，除了所述第一电路的一部分之外，所述隔离区域围绕所述第一电路；第二电路，其形成在所述衬底上，并且当在平面图中查看时其定位在所述隔离区域的外侧处，并且在所述第二电路中电源电势设置成比所述第一电压低的第二电压；以及连接晶体管，其形成在所述衬底上，并且定位于所述第一电路的外周的不提供所述隔离区域的部分处，并且所述连接晶体管将所述第二电路连接到所述第一电路，其中所述隔离区域包括：元件隔离膜，以及场板电极，其叠置在所述元件隔离膜之上并且当在平面图中查看时围绕所述第一电路，并且所述场板电极定位于所述连接晶体管之上，其中当在平面图中查看时，所述连接晶体管的源极和漏极通过所述场板电极彼此相对，以及其中所述场板电极划分成第一部分和除了所述第一部分外的第二部分，所述第一部分包括定位于所述连接晶体管之上的部分。

【技术特征摘要】
2012.12.13 JP 2012-2728591.一种半导体器件，包括：衬底；第一电路，其形成在所述衬底上，并且在所述第一电路中电源电势设置成第一电压；隔离区域，其形成在所述衬底上，并且当在平面图中查看时，除了所述第一电路的一部分之外，所述隔离区域围绕所述第一电路；第二电路，其形成在所述衬底上，并且当在平面图中查看时其定位在所述隔离区域的外侧处，并且在所述第二电路中电源电势设置成比所述第一电压低的第二电压；以及连接晶体管，其形成在所述衬底上，并且定位于所述第一电路的外周的不提供所述隔离区域的部分处，并且所述连接晶体管将所述第二电路连接到所述第一电路，其中所述隔离区域包括：元件隔离膜，以及场板电极，其叠置在所述元件隔离膜之上并且当在平面图中查看时围绕所述第一电路，并且所述场板电极定位于所述连接晶体管之上，其中当在平面图中查看时，所述连接晶体管的源极和漏极通过所述场板电极彼此相对，以及其中所述场板电极划分成第一部分和除了所述第一部分外的第二部分，所述第一部分包括定位于所述连接晶体管之上的部分。2.根据权利要求1所述的半导体器件，其中，在其中形成所述第一电路的电路区域的平面形状是矩形，所述连接晶体管布置成在所述电路区域的一侧之上跨越，以及当在平面图中查看时，所述第一部分和所述第二部分之间的边界形成在垂直于所述一侧的部分处的所述场板电极中。3.根据权利要求2所述的半导体器件，其中，当在平面图中查看时，所述第一部分和所述第二部分之间的所述边界定位在所述隔离区域与所述连接晶体管之间。4.根据权利要求1所述的半导体器件，还包括：绝缘中间层，其形成在所述元件隔离膜之上，其中所述场板电极包括：第一场板电极，其形成在所述元件隔离膜之上，以及第二场板电极，其形成在所述绝缘中间层之上，并且其中，当在平面图中查看时，所述第一场板电极和所述第二场板电极都围绕所述第一电路，并且所述第一场板电极和所述第二场板电极的至少部分彼此不叠置。5.一种半导体器件，包括：衬底；第一电路，其形成在所述衬底上，并且在所述第一电路中电源电势设置成第一电压；第二电路，在所述第二电路中电源电势设置成比所述第一电压低的第二电压，并且所述第二电路通过隔离区域与所述第二电路电隔离，所述第二...

【专利技术属性】
技术研发人员：嘉屋旨哲，中原宁，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP