制造高电子迁移率晶体管的方法技术

在制造高电子迁移率晶体管的方法中，第一Ⅲ‑V族半导体层在基板上形成。第一Ⅲ‑V族半导体层经图案化以形成鳍及凹陷表面。第二Ⅲ‑V族半导体层形成以覆盖鳍及凹陷表面的顶表面及全部侧表面。第二Ⅲ‑V族半导体层通过等离子辅助原子层沉积形成，其中在每次形成刚沉积的单层时进行等离子处理。

【技术实现步骤摘要】
制造高电子迁移率晶体管的方法
本揭示是关于Ⅲ-V族半导体层、诸如高电子迁移率晶体管(high-electronmobilitytransistor,HEMT)的Ⅲ-V半导体元件以及其制造方法。
技术介绍
基于两个Ⅲ-V族化合物半导体的异质结构的高电子迁移率晶体管(high-electronmobilitytransistor,HEMT)归因于其于异质界面处的大的能带偏移及极化感应电荷而呈现优秀二维电子气体(2DEG)特性，进而导致高薄层浓度及高迁移率。若Ⅲ-V族半导体层通过MOCVD(金属有机化学气相沉积)形成，则大体需要高生长温度。除此之外，当在具有高深宽比的结构(诸如鳍结构)上沉积时，由MOCVD制备的薄膜的阶梯覆盖(stepcoverage)较差。由此，一般难以在纳米尺度的鳍的侧壁上通过MOCVD生长Ⅲ-V族化合物半导体异质结构。于侧壁处的不良界面品质可引起强电子散射并且降低元件迁移率。
技术实现思路
依据本揭示的一些实施方式，一种制造高电子迁移率晶体管的方法，其包含：在基板上形成第一Ⅲ-V族半导体层；图案化第一Ⅲ-V族半导体层以形成鳍及凹陷表面；以及形成第二Ⅲ-V族半导体层以覆盖本文档来自技高网...

【技术保护点】
一种制造高电子迁移率晶体管的方法，其特征在于，包含：在一基板上形成一第一Ⅲ‑V族半导体层；图案化该第一Ⅲ‑V族半导体层以形成一鳍及一凹陷表面；以及形成一第二Ⅲ‑V族半导体层以覆盖该鳍及该凹陷表面的一顶表面及全部侧表面，其中该第二Ⅲ‑V族半导体层通过一等离子辅助原子层沉积形成，其中一等离子处理是在每次形成一刚沉积的单层时进行。

【技术特征摘要】
2016.10.19 US 62/410,167;2017.09.13 US 15/703,4911.一种制造高电子迁移率晶体管的方法，其特征在于，包含：在一基板上...

【专利技术属性】
技术研发人员：陈敏璋，李伟豪，施奂宇，
申请(专利权)人：台湾积体电路制造股份有限公司，陈敏璋，
类型：发明
国别省市：中国台湾,71