一种具有U型沟槽的半浮栅存储器件及其制造方法技术

本发明专利技术公开了一种具有U型沟槽的半浮栅存储器件及其制造方法，通过在完成对U型沟槽阈值电压Vt注入后，增加一步大角度注入步骤，以在漏区一侧的U型沟槽侧壁形成重掺杂区域，从而实现既能加大U型沟槽侧壁寄生MOSFET阈值电压、减少半浮栅漏电和电位波动，又能进一步增强TFET向半浮栅的充电电流及缩短写入时间；本发明专利技术可提高存取速度，延长半浮栅保存电荷时间，同时器件之间的性能参数波动小，适用于大规模集成。

【技术实现步骤摘要】
一种具有U型沟槽的半浮栅存储器件及其制造方法
本专利技术涉及半导体存储器件
，更具体地，涉及一种具有U型沟槽的半浮栅存储器件及其制造方法。
技术介绍
目前，半导体存储器件已被广泛应用于各种电子产品之中。其中，不同应用领域对半导体存储器件的构造、性能和密度有着不同的要求。比如，静态随机存储器(SRAM)拥有很高的随机存取速度和较低的集成密度，而标准的动态随机存储器(DRAM)则具有很高的密度和中等的随机存取速度。半浮栅器件作为一种新型的存储器件，可以应用于不同的集成电路。半浮栅存储器可以取代一部分的静态随机存储器(SRAM)，由半浮栅晶体管构成的SRAM单元面积更小，密度相比传统SRAM大约可提高10倍。半浮栅器件还可以应用于动态随机存储器(DRAM)领域，由半浮栅晶体管构成的DRAM无需电容器便可实现传统DRAM的全部功能，不但可使得成本大幅降低，而且集成度更高、读写速度更快。文献Science，341(6146)：640-643提出了一种利用TFET(隧穿场效应晶体管)擦写电荷的平面式半浮栅存储器件，其结构如图1所示(图中各标记所代表结构的含义请参考该文献)。然而，这种具有平本文档来自技高网...

【技术保护点】
一种具有U型沟槽的半浮栅存储器件，其特征在于，包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；形成于所述源区和漏区之间的半导体衬底上的U型沟槽，以及覆盖于所述U型沟槽内壁和半导体衬底表面上的第一电介质薄膜；形成于漏区一侧的所述第一电介质薄膜上的接触窗口，以及形成于所述接触窗口区域的漏区表面的具有第一类掺杂的第一区域；位于漏区一侧、沿U型沟槽侧壁和漏区表面连续形成的具有第二类重掺杂的第二区域；所述第二区域、第一区域相连；充满所述U型沟槽并覆盖于接触窗口上的具有第一类掺杂的半浮栅，所述半浮栅通过接触窗口与漏区接触，形成一个p‑n结二极管；形成于所述半浮栅表面上的第...

【技术特征摘要】
1.一种具有U型沟槽的半浮栅存储器件，其特征在于，包括：一个具有第一类掺杂的半导体衬底，所述半导体衬底上具有第二类掺杂的源区和漏区；形成于所述源区和漏区之间的半导体衬底上的U型沟槽，以及覆盖于所述U型沟槽内壁和半导体衬底表面上的第一电介质薄膜；形成于漏区一侧的所述第一电介质薄膜上的接触窗口，以及形成于所述接触窗口区域的漏区表面的具有第一类掺杂的第一区域；位于漏区一侧、沿U型沟槽侧壁和漏区表面连续形成的具有第二类重掺杂的第二区域；所述第二区域、第一区域相连；充满所述U型沟槽并覆盖于接触窗口上的具有第一类掺杂的半浮栅，所述半浮栅通过接触窗口与漏区接触，形成一个p-n结二极管；形成于所述半浮栅表面上的第二电介质薄膜，以及形成于所述第二电介质薄膜上的控制栅；形成于所述控制栅两侧的侧墙，以及形成于所述侧墙两侧的源区和漏区表面的具有第二类重掺杂的第三区域；所述第三区域、第二区域相连。2.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述接触窗口位于U型沟槽旁边覆盖于半导体衬底表面的第一电介质薄膜上。3.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一类掺杂的掺杂类型为n型，所述第二类掺杂/第二类重掺杂的掺杂类型为p型；或者，所述第一类掺杂的掺杂类型为p型，所述第二类掺杂/第二类重掺杂的掺杂类型为n型。4.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述第一电介质薄膜、第二电介质薄膜分别为氧化硅、氮化硅、氮氧化硅、氧化铪中的任意一种或几种；所述控制栅为多晶硅栅或者金属栅中的任意一种。5.根据权利要求1所述的具有U型沟槽的半浮栅存储器件，其特征在于，所述半导体衬底的底部具有底部电极，所述U型沟槽的深度大于或等于第二类掺杂的源区和漏区区域结深。6.一...

【专利技术属性】
技术研发人员：师沛，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31