半导体装置制造方法及图纸

在二极管部中，存在于芯片的上表面侧设置有P

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
以往，已知有IGBT(InsulatedGateBipolarTransistor：绝缘栅双极型晶体管)等的晶体管部和FWD(FreeWheelingDiode：续流二极管)等的二极管部形成于同一个芯片的半导体装置。在该半导体装置中，在芯片的下表面侧的设置有二极管部的区域设置有N+型的阴极区(例如，参照专利文献1)。现有技术文献专利文献专利文献1：日本特开2015-135954号公报
技术实现思路
技术问题在二极管部中，例如沿着沟槽长边方向设置有接触部。在二极管部的整个下部设置有N+型的阴极区的情况下，存在从芯片的下表面向上表面流通的电流集中在二极管部的端部、即接触部的端部的问题。技术方案在本专利技术的第一技术方案中，提供一种半导体装置。半导体装置可以具备半导体基板、晶体管部和二极管部。晶体管部以及二极管部可以设置于半导体基板。二极管部可以与晶体管部相邻。二极管部可以具有第二导电型的阳极区、第一导电型的漂移区、第一导电型的阴极区、多个虚设沟槽部、接触部、以及下表面侧半导体区。第二导电型的阳极区可以至少一部分在半导体基板的上表面露出。第一导电型的漂移区可以设置于阳极区的下方。第一导电型的阴极区可以设置于漂移区的下方。多个虚设沟槽部可以至少贯通阳极区。多个虚设沟槽部可以沿着预定的排列方向而排列。接触部可以沿着多个虚设沟槽部的与排列方向不同的延伸方向设置。下表面侧半导体区可以设置于漂移区的下方。下表面侧半导体区可以设置于延伸方向上的接触部的外侧的端部的正下方。晶体管部可以具有第一导电型的发射区、第二导电型的基区、第一导电型的漂移区、多个栅极沟槽部、第一导电型的积累区、以及下表面侧半导体区。第一导电型的发射区在半导体基板的上表面露出。第二导电型的基区可以至少一部分设置于发射区的下方。第一导电型的漂移区可以设置于基区的下方。多个栅极沟槽部可以至少贯通基区。多个栅极沟槽部可以在延伸方向延伸。第一导电型的积累区可以设置于晶体管部的基区和漂移区之间、二极管部的阳极区和漂移区之间。第一导电型的积累区可以具有比漂移区高的第一导电型的掺杂浓度。下表面侧半导体区可以设置于漂移区的下方。下表面侧半导体区也可以设置于二极管部的积累区的延伸方向的外侧的端部的正下方。积累区的延伸方向的外侧的端部可以设置于比接触部的延伸方向上的外侧的端部更靠近内侧的位置。下表面侧半导体区可以至少从接触部的延伸方向上的外侧的端部的正下方连续地设置直到积累区的延伸方向上的端部的正下方为止。从延伸方向的下表面侧半导体区的端部到积累区的延伸方向的外侧的端部为止的长度可以大于从积累区的延伸方向的外侧的端部到接触部的延伸方向的外侧的端部为止的长度。或者，从延伸方向上的下表面侧半导体区的端部到积累区的延伸方向上的外侧的端部为止的长度可以小于从积累区的延伸方向上的外侧的端部到接触部的延伸方向上的外侧的端部为止的长度。下表面侧半导体区可以连续地设置直到比积累区的延伸方向上的外侧的端部更靠近内侧为200μm以上的位置为止。积累区的延伸方向上的外侧的端部可以设置于比接触部的延伸方向上的外侧的端部更内侧的位置。下表面侧半导体区可以至少从接触部的延伸方向上的外侧的端部的正下方连续地设置直到比积累区的延伸方向的端部的正下方更靠近外侧的位置为止。延伸方向的积累区的端部区越靠近外侧被设置于越浅的位置。二极管部可以在多个虚设沟槽部之间具有高浓度第二导电型区和高浓度第一导电型区。高浓度第二导电型区可以具有比阳极区高的第二导电型的掺杂浓度。高浓度第一导电型区可以具有比漂移区高的第一导电型的掺杂浓度。高浓度第一导电型区以及高浓度第二导电型区可以在延伸方向上延伸。高浓度第一导电型区以及高浓度第二导电型区可以在排列方向上相互相邻。另外，高浓度第一导电型区以及高浓度第二导电型区可以在排列方向上延伸。在这种情况下，高浓度第一导电型区以及高浓度第二导电型区可以在延伸方向上相互相邻。晶体管部可以具有多个栅极沟槽部。多个栅极沟槽部可以具有第一部分和第二部分。第一部分可以沿着延伸方向延伸。第二部分可以沿着排列方向延伸。第二部分可以与多个第一部分的延伸方向的端部连接。第二部分可以与三个以上的第一部分的延伸方向的端部连接。二极管部的多个虚设沟槽部可以具有第一部分和第二部分。第一部分可以沿着延伸方向延伸。第二部分可以沿着排列方向延伸。第二部分可以与多个第一部分的延伸方向的端部连接。第二部分可以与三个以上的第一部分的延伸方向的端部连接。多个栅极沟槽部的第一部分与多个虚设沟槽部的第一部分可以相互平行。取而代之，多个栅极沟槽部的第一部分与多个虚设沟槽部的第一部分可以相互正交。二极管部可以具备寿命扼杀区。寿命扼杀区可以延伸到比多个虚设沟槽部的第一部分更靠近二极管部的外侧的位置。另外，寿命扼杀区可以延伸到比多个虚设沟槽部的第二部分更靠近二极管部的外侧的位置。寿命扼杀区可以延伸到比多个栅极沟槽部的第二部分更靠近外侧的位置。多个栅极沟槽部可以分别具有栅极导电部。栅极导电部可以与栅极绝缘膜接触并设置于比上述栅极绝缘膜更靠近上述多个栅极沟槽部的各自的内侧。半导体装置还可以具备栅极金属层。栅极金属层可以是在半导体基板的俯视时设置于晶体管部或者二极管部的外侧且与栅极导电部电连接。寿命扼杀区可以延伸到栅极金属层的外侧。从半导体基板的上表面到寿命扼杀区为止的深度可以比从寿命扼杀区到半导体基板的下表面为止的深度小。应予说明，上述的
技术实现思路
没有列举出本专利技术的必要特征的全部组合。另外，这些特征组的子组合也可以构成本专利技术。附图说明图1是第一实施方式的半导体装置100的俯视图。图2是图1的A-A’截面图。图3是图1的B-B’截面图。图4是第一实施方式的变形例。图5是图4的A-A’截面图。图6是第二实施方式的半导体装置200的俯视图。图7是图6的A-A’截面图。图8是图6的B-B’截面图。图9是图8的接触区15附近的积累区16的局部放大图。图10是说明形成积累区16时的掩模悬垂的说明图。图11是第三实施方式的半导体装置300的俯视图。图12是图11的A-A’截面图。图13是第四实施方式的半导体装置400的俯视图。图14是图13的A-A’截面图。图15A是第一比较例的A-A’截面图。图15B是第二比较例的A-A’截面图。图16是表示与晶体管部70邻接的二极管部80的角部的俯视图。图17是图16的a-a’剖视图。图18是表示寿命扼杀区19中的再结合中心的浓度分布的图。图19是图16的b-b’剖视图。图20是表示图16的变形例的图。图21是图20的c-c’剖视图。图22是图20的d-d’剖视图。符号说明10··半导体基板，12··发射区，14··基区，15··接触区，16··积累区，17··阱区，18··漂移区，19··寿命扼杀区，20··缓冲区，22··集电区，24··集电电极，26··层间绝缘膜，30··虚设沟槽部，32··虚设绝缘膜，34··虚设导电部，36··虚设沟槽，37··第一部分，38··第二部分，40··栅极沟槽部，41··对置部，42··栅极绝缘膜，43··突出部，44··栅极导电部，46··栅极沟槽，47··第一部分，48··第二部分，50··栅极金属层，51··栅极布线，52··发本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：半导体基板；晶体管部，其设置于所述半导体基板；以及二极管部，其与所述晶体管部相邻地设置于所述半导体基板，所述二极管部具有：第二导电型的阳极区，其至少一部分在所述半导体基板的上表面露出；第一导电型的漂移区，其设置于所述阳极区的下方；第一导电型的阴极区，其设置于所述漂移区的下方；多个虚设沟槽部，其以至少贯通所述阳极区的方式沿着预定的排列方向排列；接触部，其沿着多个虚设沟槽部的与所述排列方向不同的延伸方向设置；以及第二导电型的下表面侧半导体区，其设置于所述漂移区的下方，且设置于所述接触部的所述延伸方向上的外侧的端部的正下方。

【技术特征摘要】
2016.10.14 JP 2016-203146;2017.05.01 JP 2017-091411.一种半导体装置，其特征在于，具备：半导体基板；晶体管部，其设置于所述半导体基板；以及二极管部，其与所述晶体管部相邻地设置于所述半导体基板，所述二极管部具有：第二导电型的阳极区，其至少一部分在所述半导体基板的上表面露出；第一导电型的漂移区，其设置于所述阳极区的下方；第一导电型的阴极区，其设置于所述漂移区的下方；多个虚设沟槽部，其以至少贯通所述阳极区的方式沿着预定的排列方向排列；接触部，其沿着多个虚设沟槽部的与所述排列方向不同的延伸方向设置；以及第二导电型的下表面侧半导体区，其设置于所述漂移区的下方，且设置于所述接触部的所述延伸方向上的外侧的端部的正下方。2.根据权利要求1所述的半导体装置，其中，所述晶体管部具有：第一导电型的发射区，其在所述半导体基板的上表面露出；第二导电型的基区，其至少一部分设置于所述发射区的下方；第一导电型的漂移区，其设置于所述基区的下方；多个栅极沟槽部，其以至少贯通所述基区的方式沿所述延伸方向延伸；第一导电型的积累区，其设置于所述晶体管部中的所述基区与所述漂移区之间、以及所述二极管部中的所述阳极区与所述漂移区之间，并且具有比所述晶体管部的所述漂移区高的第一导电型的掺杂浓度；以及第二导电型的下表面侧半导体区，其设置于所述晶体管部的所述漂移区的下方，并且还设置于所述二极管部中的所述积累区的所述延伸方向上的外侧的端部的正下方。3.根据权利要求2所述的半导体装置，其中，所述积累区的所述延伸方向上的外侧的端部设置于比所述接触部的所述延伸方向上的外侧的端部更靠近内侧的位置，所述二极管部的下表面侧半导体区至少从所述接触部的所述延伸方向上的外侧的端部的正下方连续地设置直到所述积累区的所述延伸方向上的端部的正下方为止。4.根据权利要求3所述的半导体装置，其中，从所述二极管部的下表面侧半导体区的所述延伸方向上的端部到所述积累区的所述延伸方向上的外侧的端部为止的长度大于从所述积累区的所述延伸方向上的外侧的端部到所述接触部的所述延伸方向上的外侧的端部为止的长度。5.根据权利要求3所述的半导体装置，其中，从所述二极管部的下表面侧半导体区的所述延伸方向上的端部到所述积累区的所述延伸方向上的外侧的端部为止的长度小于从所述积累区的所述延伸方向上的外侧的端部到所述接触部的所述延伸方向上的外侧的端部为止的长度。6.根据权利要求2～5中任一项所述的半导体装置，其中，所述二极管部的下表面侧半导体区连续地设置直到比所述积累区的所述延伸方向上的外侧的端部更靠近内侧为200μm以上的位置。7.根据权利要求2所述的半导体装置，其中，所述积累区的所述延伸方向上的外侧的端部设置于比所述接触部的所述延伸方向上的外侧的端部更靠近内侧的位置，所述二极管部的下表面侧半导体区至少从所述接触部的所述延伸方向上的外侧的端部的正下方连续地设置直到比所述积累区...

【专利技术属性】
技术研发人员：内藤达也，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP