一种集成肖特基的MOSFET制造技术

本发明专利技术涉及功率半导体领域，特别涉及一种集成肖特基的MOSFET，包括MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述两个第二沟槽内、所述第二沟槽上以及两个第二沟槽之间沉积阳极金属，所述阳极金属与所述MOSFET区域的源电极电性连接，所述第二沟槽与其相邻的MOSFET区域的P型掺杂区接触，并且所述第二沟槽深度不大于所述MOSFET区域的P型掺杂区的深度，本发明专利技术减小了被集成的肖特基二极管的反向漏电流及其所占芯片的面积。

A MOSFET integrated with Schottky

The invention relates to the field of power semiconductor, particularly relates to an integrated MOSFET Schottky, including the Schottky area between the MOSFET region and two MOSFET regions, formed two discontinuous second grooves in the drift region of the Schottky region of N, between the two and second groove and the second groove. Two and second trench deposition of metal, the metal anode and the MOSFET region of the source electrode is electrically connected, MOSFET region of the second trench adjacent P doped contact zone, and the second groove depth is not greater than P type doped region of the MOSFET region is the depth of the invention reduce the reverse Schottky diode integrated leakage current and occupied chip area.

【技术实现步骤摘要】
一种集成肖特基的MOSFET
本专利技术涉及功率半导体领域，特别涉及一种集成肖特基的MOSFET。技术背景功率金属氧化物半导体场效应晶体管(简称功率MOSFET)固有一个与其并联的寄生二极管，寄生二极管的阳极与MOSFET的体区以及源极相连，阴极与MOSFET的漏极相连，因此功率MOSFET常常被用来续流或者钳制电压。这种寄生二极管与普通二极管一样，由少子参与导电，因此有反向恢复时间，从而降低开关速度、增加开关损耗。肖特基二极管具有较低的正向二极管电压降等优势，通常与MOSFET器件并联，以改善器件开关动作的二极管恢复时间，可抑制器件运行时非开关部分的功率损耗。但是肖特基二极管通常具有很高的反向偏置漏电流，对器件的性能产生不良的影响，同时，现有技术在MOSFET器件中集成肖特基二极管，通常需要较大的芯片面积。
技术实现思路
本专利技术的目的是提供一种集成肖特基的MOSFET，减小被集成的肖特基二极管的反向漏电流及其所占芯片的面积。为实现上述目的，本专利技术采用如下技术方案：一种集成肖特基的MOSFET，包括：MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述MOSFET区本文档来自技高网...

【技术保护点】
一种集成肖特基的MOSFET，包括：MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述MOSFET区域包括自下而上依次层叠的漏电极，N型重掺杂区，N型漂移区，P型掺杂区、N型掺杂区、源电极以及贯穿N型掺杂区和P型掺杂区延伸至N型漂移区内的第一沟槽，所述第一沟槽内填充导电多晶硅，并且所述第一沟槽侧壁以及底部形成栅绝缘层，所述导电多晶硅与源电极间被绝缘介质隔开，其特征在于：相邻两个所述MOSFET区域之间形成肖特基区域，所述肖特基区域的N型漂移区上表面与所述MOSFET区域的N型掺杂区上表面在同一平面，并且所述所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述第二沟槽沟槽...

【技术特征摘要】
1.一种集成肖特基的MOSFET，包括：MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述MOSFET区域包括自下而上依次层叠的漏电极，N型重掺杂区，N型漂移区，P型掺杂区、N型掺杂区、源电极以及贯穿N型掺杂区和P型掺杂区延伸至N型漂移区内的第一沟槽，所述第一沟槽内填充导电多晶硅，并且所述第一沟槽侧壁以及底部形成栅绝缘层，所述导电多晶硅与源电极间被绝缘介质隔开，其特征在于：相邻两个所述MOSFET区域之间形成肖特基区域，所述肖特基区域的N型漂移区上表面与所述MOSFET区域的N型掺杂区上表面在同一平面，并且所述所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述第二沟槽沟槽侧壁的长度大于沟槽口的宽度，所述两个第二沟槽内、所述第二沟槽上以及两个第二沟槽之间沉积阳极金属，所述阳极金属与所述MOSFET区域的源电极电性连接，所述第二沟槽与其相邻的MOSFET区域的P型掺杂区接触，并且所述第二沟槽深度不大于所述MOSFET区域的P型掺杂区的深度...

【专利技术属性】
技术研发人员：李风浪，
申请(专利权)人：东莞市联洲知识产权运营管理有限公司，
类型：发明
国别省市：广东,44