功率半导体模块衬底制造技术

本发明专利技术公开了一种功率半导体模块衬底。包括四个功率电势区域和四个辅助电势区域，在第一、第三功率电势区域上装有多个功率开关，每个功率开关由多个功率半导体芯片组成，多个功率半导体芯片相并联并连到相邻功率电势区域上；第一、第二功率电势区域之间设置有第一辅助电势区域，沿第一方向和第二方向的反向与第二功率电势区域相邻位置设置有第二辅助电势区域，第三功率电势区内设置有第三、第四辅助电势区域，第一、第二辅助电势区域之间彼此电连接。本发明专利技术提供的功率半导体模块的优势在于实现功率模块衬底的紧凑布置，从而提高功率密度，同时实现功率模块各芯片控制回路间杂散参数均匀，从而取得优化的开关特性、提高可靠性。

【技术实现步骤摘要】
功率半导体模块衬底
本专利技术涉及了一种衬底和功率半导体模块，尤其是具体涉及一种功率半导体模块衬底及由这样功率半导体模块衬底组成的功率半导体模块。
技术介绍
功率半导体模块与外部电路接触的端子元件通常可分为功率端子和控制端子。功率端子和控制端子与模块衬底的接触区域之间通常需要设置足够的间隔距离，以满足不同端子焊接设备和工艺的需要。通过对衬底上功率端子和控制端子以及功率半导体芯片位置的合理布置有利于提高模块衬底的利用率，从而提高模块的功率密度。单个功率半导体芯片的通流能力有限，为扩展功率半导体模块的功率处理能力，大容量的功率半导体模块内部通常采用多芯片并联的布置方式组成桥臂开关。并联布置的芯片的开关通常受一对控制端子控制，其开关电路如图2表示。其中Cge1，Cge2分别代表并联的两块功率半导体芯片的栅极电容，功率半导体芯片的通流能力与栅极电容上的电压正相关。Tg和Te分别为功率半导体模块与外部驱动电路连接的端口，用于接收驱动信号。Rg0和Lg0分别为每块芯片的驱动回路公共部分的杂散电阻和杂散电感。Rg1、Lg1和Rg2、Lg2分别为两块功率半导体芯片因位置分布所导致的单独的杂散电阻和杂本文档来自技高网...

【技术保护点】
一种功率半导体模块衬底，其特征在于：包括四个功率电势区域(10,11,12,13)和辅助电势区域，四个功率电势区域(10,11,12,13)为沿第二方向(52)依次间隔布置的第二功率电势区域(11)、第一功率电势区域(10)、第三功率电势区域(12)和第四功率电势区域(13)；在第一功率电势区域(10)和第三功率电势区域(12)上均安装有多个功率开关(20,21)；在第三功率电势区域(12)内部设置镂空区域，镂空区域中设置有相隔离绝缘的第三、第四辅助电势区域(63,64)。

【技术特征摘要】
1.一种功率半导体模块衬底，其特征在于：包括四个功率电势区域(10,11,12,13)和辅助电势区域，四个功率电势区域(10,11,12,13)为沿第二方向(52)依次间隔布置的第二功率电势区域(11)、第一功率电势区域(10)、第三功率电势区域(12)和第四功率电势区域(13)；在第一功率电势区域(10)和第三功率电势区域(12)上均安装有多个功率开关(20,21)；在第三功率电势区域(12)内部设置镂空区域，镂空区域中设置有相隔离绝缘的第三、第四辅助电势区域(63,64)。2.根据权利要求1所述的一种功率半导体模块衬底，其特征在于：布置在第三功率电势区域(12)上的多个功率开关(20,21)包括第一功率开关(20)和第二功率开关(21)的两类，每个功率开关(20,21)均由多个功率半导体芯片组成，第一功率开关(20)由开关可控的晶体管芯片组成，第二功率开关(21)由具有单向导通特性的二极管芯片组成；对于布置在第三功率电势区域(12)的每个第一功率开关(20)，其控制电极(803,804)通过各自的第一辅助连接装置(703,704)与第三辅助电势区域(63)电连接，并用第三辅助连接装置(72)将第三功率电势区域(12)上中间的一个第二功率开关(21)与第四辅助电势区域(64)电连接。3.根据权利要求1所述的一种功率半导体模块衬底，其特征在于：布置在第一功率电势区域(10)上的多个功率开关(20,21)包括第一功率开关(20)和第二功率开关(21)的两类，每个功率开关(20,21)均由多个功率半导体芯片组成，第一功率开关(20)由开关可控的晶体管芯片组成，第二功率开关(21)由具有单向导通特性的二极管芯片组成；第一功率电势区域(10)和第二功率电势区域(11)之间设置有第一辅助电势区域(61)，靠近第二功率电势区域(11)沿第一方向(51)反向且第二方向(52)反向的边角位置设置有第二辅助电势区域(62)；对于布置在第一功率电势区域(10)的每个第一功率开关(20)，其控制电极(801,80...

【专利技术属性】
技术研发人员：杨贺雅，罗浩泽，梅烨，
申请(专利权)人：臻驱科技上海有限公司，
类型：发明
国别省市：上海,31