使用蚀刻停止层的存储器装置制造方法及图纸

提供了一种存储器装置。存储器装置可以包括：栅极结构，包括在基底上交替地堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在所述多个栅电极层的各个下部上，分别从所述多个绝缘层延伸；多个接触件，分别连接到在蚀刻停止层的上部上方的所述多个栅电极层，其中，所述多个蚀刻停止层中的各个蚀刻停止层包括在其中的气隙。

【技术实现步骤摘要】
使用蚀刻停止层的存储器装置本专利申请要求于2016年10月14日在韩国知识产权局提交的第10-2016-0133448号韩国专利申请的权益，所述韩国专利申请的全部内容通过引用包含于此。
本专利技术构思涉及一种存储器装置。
技术介绍
电子装置已经逐渐变小，然而仍然要求处理大量的数据。因此，在这种电子装置中使用的半导体存储器装置的集成程度也已经提高。为了提供半导体存储器装置中提高的集成度，已经用垂直晶体管结构，而不是平面晶体管结构来设置一些半导体存储器装置。
技术实现思路
本专利技术构思的实施例可以提供能够在提高集成度的同时确保改善的可靠性的存储器装置。根据本专利技术构思的实施例的一方面，一种存储器装置可以包括：栅极结构，包括在基底上交替地堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在栅电极层的各个下部上，分别从绝缘层延伸；以及多个接触件，分别连接到在蚀刻停止层的上部上方的栅电极层。蚀刻停止层中的各个蚀刻停止层可以包括在其中的气隙。根据本专利技术构思的实施例的一方面，一种存储器装置可以包括：多个栅电极层，具有与多个接触件中的各个接触件连接的焊盘区；以及多个栅极隔离层，与栅电极层交替地堆叠，并且包括分别由不同材料形成的第一区和第二区。栅极隔离层中的各个栅极隔离层的第二区可以在栅电极层中的相应的栅电极层的焊盘区的下部上，并且可以包括由不同材料形成的多个层。根据本专利技术构思的实施例的一方面，存储器装置可以包括：基底；栅电极层，位于基底上并且在与基底的上表面基本平行的第一方向上延伸；接触件，位于栅电极层上并且在与第一方向交叉的第二方向上延伸；绝缘层，与栅电极层相邻并且位于栅电极层和基底之间；蚀刻停止层，与绝缘层相邻并且位于接触件和基底之间。接触件可以贯穿到栅电极层的至少一部分中。蚀刻停止层可以包括上段和下段，其中，上段与栅电极层相邻，下段在第二方向上与上段分开。附图说明通过下面结合附图时的详细描述，本专利技术构思的上述和其它方面、特征和优点将变得更清楚地理解，在附图中：图1示出根据本专利技术构思的示例实施例的存储器装置的示意性框图；图2示出根据本专利技术构思的示例实施例的存储器装置的存储器单元阵列的等效电路图；图3示出根据本专利技术构思的示例实施例的存储器装置的示意性平面图；图4示出图3的沿线I-I'截取的剖视图；图5示出图4中所示的区域A的放大图；图6至图10是示出图4中所示的区域B的各种示例的放大图；图11至图24示出根据本专利技术构思的示例实施例的制造存储器装置的方法；以及图25示出包括根据本专利技术构思的示例实施例的存储器装置的电子装置的框图。具体实施方式参照图1，根据本专利技术构思的示例实施例的存储器装置1可以包括存储器单元阵列2、行解码器3和核心逻辑电路6。核心逻辑电路6可以包括读/写电路4和控制电路5。存储器单元阵列2可以包括布置在多个行和多个列中的多个存储器单元。存储器单元阵列2中包括的存储器单元可以通过字线WL、共源极线CSL、串选择线SSL和/或地选择线GSL连接到行解码器3，并且可以通过位线BL连接到读/写电路4。在示例实施例中，布置在单个行中的多个存储器单元可以连接到单条字线WL，布置在单个列中的多个存储器单元可以连接到单条位线BL。存储器单元阵列2中包括的存储器单元可以被划分为多个存储器块。每个存储器块可以包括多条字线WL、多条串选择线SSL、多条地选择线GSL、多条位线BL和/或至少一条共源极线CSL。行解码器3可以从外部源接收地址ADDR信息，并且可以对接收到的ADDR信息进行解码以确定供应到与存储器单元阵列2连接的字线WL、共源极线CSL、串选择线SSL和/或地选择线GSL中的至少一部分的电压电平。读/写电路4可以根据从控制电路5接收到的指令来选择与存储器单元阵列2连接的位线BL中的至少一部分位线。读/写电路4可以读取存储在与位线BL中的被选择的所述至少一部分位线连接的存储器单元中的数据，或者可以将数据写入到与位线BL中的被选择的所述至少一部分位线连接的存储器单元。读/写电路4可以包括诸如以页缓冲器、输入/输出(I/O)缓冲器和/或数据锁存器为例的电路以执行上述操作。控制电路5可以响应于从外部源传输的控制信号CTRL来控制行解码器3和读/写电路4的操作。在从存储器单元阵列2读取数据的情况下，控制电路5可以控制行解码器3的操作以将用于数据读取操作的电压供应到存储有将要被读取数据的字线WL。当用于数据读取操作的电压供应到某一条字线WL时，控制电路5可以控制读/写电路4以读取存储在与该条字线WL连接的存储器单元中的数据。同时，当将数据写入到存储器单元阵列2时，控制电路5可以控制行解码器3以将用于数据写入操作的电压供应到将要写入数据的字线WL。当用于数据写入操作的电压供应到某一条字线WL时，控制电路5可以控制读/写电路4以将数据写入到与被供应了用于数据写入操作的电压的字线WL连接的存储器单元。图2是根据本专利技术构思的示例实施例的存储器装置的存储器单元阵列的等效电路图。根据示例实施例的存储器装置可以是垂直NAND闪存元件。参照图2，存储器单元阵列2可以包括：多个存储器单元串S，每个存储器单元串S包括彼此串联连接的n个存储器单元MC1至MCn；以及连接到所述串联的n个存储器单元MC1至MCn的两端的地选择晶体管GST和串选择晶体管SST。彼此串联连接的这n个存储器单元MC1至MCn可以分别连接到用于选择存储器单元MC1至MCn的n条字线WL1至WLn。在一些实施例中，还可以在地选择晶体管GST与第一存储器单元MC1之间和/或串选择晶体管SST与第n存储器单元MCn之间设置虚设单元。地选择晶体管GST的栅极端子可以连接到地选择线GSL，地选择晶体管GST的源极端子可以连接到共源极线CSL。同时，串选择晶体管SST的栅极端子可以连接到串选择线SSL，串选择晶体管SST的源极端子可以连接到存储器单元MCn的漏极端子。图2示出了如下结构：单个地选择晶体管GST和单个串选择晶体管SST可以连接到彼此串联连接的n个存储器单元MC1至MCn。在一些实施例中，多个地选择晶体管GST和多个串选择晶体管SST也可以连接到n个存储器单元MC1至MCn。串选择晶体管SST的漏极端子可以连接到多条位线BL1至BLm。当信号通过串选择线SSL施加到串选择晶体管SST的栅极端子时，通过位线BL1至BLn施加的信号可以被传输到彼此串联连接的n个存储器单元MC1至MCn，因此可以执行数据读/写操作。此外，可以通过将具有特定电平的擦除电压经由形成在基底中的阱区施加到n个存储器单元MC1至MCn来执行对存储在n个存储器单元MC1至MCn中的数据进行擦除的数据擦除操作。参照图2，根据本专利技术构思的示例实施例的存储器装置可以包括至少一个虚设串DS。所述至少一个虚设串DS可以包括与位线BL1至BLm电隔离的虚设沟道。图3示出根据本专利技术构思的示例实施例的存储器装置的示意平面图。参照图3，根据示例实施例的存储器装置100可以包括单元区CR和与单元区CR相邻的外围电路区PR。在一些实施例中，存储器装置100可以是图1中示出的存储器装置1的实施例或者实施例的一部分。单元区CR可以包括如下栅极结构：多个栅电极层和多个栅极隔离层交替地堆叠在基底101的上表面上，多个沟道结构CH和DC本文档来自技高网...

【技术保护点】
一种存储器装置，所述存储器装置包括：栅极结构，包括在基底上交替堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在所述多个栅电极层的各个下部上，分别从所述多个绝缘层延伸；以及多个接触件，分别连接到在所述多个蚀刻停止层的上部上方的所述多个栅电极层，其中，所述多个蚀刻停止层中的各个蚀刻停止层包括在其中的气隙。

【技术特征摘要】
2016.10.14 KR 10-2016-01334481.一种存储器装置，所述存储器装置包括：栅极结构，包括在基底上交替堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在所述多个栅电极层的各个下部上，分别从所述多个绝缘层延伸；以及多个接触件，分别连接到在所述多个蚀刻停止层的上部上方的所述多个栅电极层，其中，所述多个蚀刻停止层中的各个蚀刻停止层包括在其中的气隙。2.根据权利要求1所述的存储器装置，其中，所述多个蚀刻停止层中的各个蚀刻停止层包括与所述多个绝缘层中的各个绝缘层接触的侧表面以及从所述侧表面延伸的上表面和下表面。3.根据权利要求1所述的存储器装置，其中，所述多个蚀刻停止层由碳氮化硅和/或氮氧化硅形成。4.根据权利要求1所述的存储器装置，所述存储器装置还包括：填充层，位于所述多个蚀刻停止层的至少一部分中。5.根据权利要求4所述的存储器装置，其中，所述气隙形成在所述填充层中。6.根据权利要求4所述的存储器装置，其中，所述填充层包括高k介电材料。7.根据权利要求4所述的存储器装置，其中，所述填充层包括由不同材料形成的多个层，所述多个层中的至少一个层包括导电材料。8.根据权利要求1所述的存储器装置，所述存储器装置还包括：多个沟道结构，穿过所述栅极结构并在与所述基底的上表面基本垂直的方向上延伸。9.根据权利要求1所述的存储器装置，其中，所述多个蚀刻停止层中的一个蚀刻停止层的一部分与所述多个接触件中的至少一个接触。10.一种存储器装置，所述存储器装置包括：多个栅电极层，具有与多个接触件中的各个接触件连接的焊盘区；多个栅极隔离层，与所述多个栅电极层交替地堆叠，并且包括分别由不同材料形成的第一区和第二区，其中，所述多个栅极隔离层中的各个栅极隔离层的第二区位于所述多个栅电极层中的相应的栅电极层的焊盘区的下部上，并且包括由...

【专利技术属性】
技术研发人员：李正吉，金知勇，李呈焕，边大锡，林炫锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR