制造半导体器件的方法技术

本公开涉及制造半导体器件的方法。一种制造半导体器件的方法包括：在衬底上形成第一绝缘夹层；图案化第一绝缘夹层以形成多个第一开口；在被图案化的第一绝缘夹层中的第一开口内形成牺牲图案；图案化牺牲图案和被图案化的第一绝缘夹层以在牺牲图案和被图案化的第一绝缘夹层中形成多个第二开口；形成多个金属线，金属线在各自的第二开口中；去除牺牲图案的剩余部分中的至少一些以在金属线中的至少一些之间形成空隙；以及在金属线的顶表面、被图案化的第一绝缘夹层的顶表面、以及金属线的和被图案化的第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。

A method of manufacturing semiconductor devices

The present disclosure relates to a method of manufacturing semiconductor devices. A method of manufacturing a semiconductor device includes: a first insulating layer is formed on a substrate; a first insulating layer is patterned to form a plurality of first openings; a first insulating interlayer is patterned in the first opening is formed in the sacrificial patterns; patterned sacrificial patterns and patterned by a first insulating interlayer in the sacrificial patterns and first insulation interlayer pattern in the formation of a plurality of second openings; forming a plurality of metal wire, metal wire in each of the second openings; the remaining part of removing the sacrificial pattern of at least some of the metal line in at least some of the gap formed between the top surface; and, in the metal lines are patterned, the top surface of the first insulating interlayer and the metal wire and the first insulating layer is patterned to expose the side surface of the pad layer conformally formed.

【技术实现步骤摘要】
制造半导体器件的方法
本公开的实施方式涉及半导体器件及其制造方法。
技术介绍
随着对高性能、高速度和/或多功能半导体器件的需求增加，半导体器件变得更加高度集成。由于此高度集成，其接线线路的宽度和它们之间的间隔变小。随着相邻接线线路之间的间隔减小，寄生电容能在接线线路之间产生。
技术实现思路
本专利技术构思的示例实施方式可以提供具有改进的电特性的半导体器件及制造其的方法。根据本专利技术构思的一示例实施方式，一种半导体器件可以包括：在衬底之上的第一绝缘夹层；在第一绝缘夹层中的金属线，金属线包括在第一绝缘夹层的第一区域中的多个第一金属线和在第一绝缘夹层的第二区域中的多个第二金属线；在金属线中的第一个与第二个之间的第一空隙以及在第一绝缘夹层与第二金属线中的第一个之间的第二空隙；衬垫层，其覆盖金属线的顶表面和侧壁、以及第一绝缘夹层的与第二空隙相邻的部分的顶表面和侧壁；以及直接接触衬垫层的第二绝缘夹层。根据本专利技术构思的一示例实施方式，一种半导体器件可以包括：在衬底上的第一绝缘夹层；在第一绝缘夹层中以第一间隔排列的第一金属线和在第一绝缘夹层中以大于第一间隔的第二间隔排列的第二金属线；以及空气间隙，其在第一金属线的每个的至少一侧以及在第二金属线中的第一个的至少一侧。空气间隙中的一些设置在第一金属线中的各自对相邻第一金属线之间，并且第一绝缘夹层不设置在第一金属线中的所述对相邻第一金属线之间，并且空气间隙中的至少一个和第一绝缘夹层设置在第二金属线中的一对相邻第二金属线之间。根据本专利技术构思的一示例实施方式，一种制造半导体器件的方法可以包括：在衬底上顺序地形成第一绝缘夹层和蚀刻停止层；在蚀刻停止层上形成包括槽的第二绝缘夹层；在槽中形成牺牲层；在第二绝缘夹层和牺牲层上形成掩模层；在掩模层上形成硬掩模层；在硬掩模层中形成第一凹陷图案和第二凹陷图案；形成穿透第二凹陷图案下方的硬掩模层和掩模层的孔图案；使用包括第一凹陷图案和第二凹陷图案以及孔图案的硬掩模层以及包括孔图案的掩模层作为蚀刻掩模蚀刻第一绝缘夹层、第二绝缘夹层以及部分牺牲层，以形成暴露蚀刻停止层的第一沟槽和第二沟槽以及在第二沟槽下方穿透蚀刻停止层和第一绝缘夹层的通路孔；形成第一沟槽中的第一金属线，第二沟槽中的第二金属线，以及通路孔中的导电通路；蚀刻牺牲层的剩余部分以形成暴露第一金属线的至少一个侧壁、第二金属线的至少一个侧壁和蚀刻停止层的顶表面的空气间隙沟槽；形成覆盖空气间隙沟槽的内表面的衬垫层；以及在衬垫层上形成第三绝缘夹层以密封空气间隙沟槽的上部。根据另外的实施方式，可以提供制造半导体器件的方法，其中第一绝缘夹层形成在衬底上。然后第一绝缘夹层可以被图案化。牺牲图案可以被形成在图案化的第一绝缘夹层中的开口内。然后牺牲图案和图案化的第一绝缘夹层可以被图案化以在牺牲图案和图案化的第一绝缘夹层中形成多个开口。多个金属线可以形成在开口中。牺牲图案的剩余部分中的至少一些可以被去除以在金属线中的至少一些之间形成空气间隙。衬垫层可以共形地形成在金属线的顶表面、图案化的第一绝缘夹层的顶表面、以及金属线的和图案化的第一绝缘夹层的暴露的侧表面上。根据本专利技术构思的一示例实施方式，一种制造半导体器件的方法可以包括：在衬底上形成绝缘层，绝缘层包括绝缘夹层图案和包含碳基材料的牺牲图案；在绝缘层中形成多个开口；在开口中形成金属线；去除牺牲图案以在金属线中的至少一些之间形成空气间隙；以及形成密封空气间隙中的至少一些的一个或更多个附加层。附图说明图1是示意性地示出根据示例实施方式的半导体器件的布局图。图2至图5是示出根据示例实施方式的半导体器件的沿图1的线I-I'截取的剖视图。图6A至图6J是示出根据示例实施方式的制造半导体器件的方法的视图。图7是示出根据示例实施方式的半导体器件的布局图。图8是示出根据示例实施方式的电子设备的框图。具体实施方式现在将在下文中参考附图更充分地描述本专利技术构思，在附图中本专利技术构思的示例实施方式被示出。然而，本专利技术构思可以以不同的形式被实施，并且不应被解释为限于此处阐述的实施方式。图1是示意性地示出根据示例实施方式的半导体器件的布局图。图2是示出根据示例实施方式的半导体器件的沿图1的线I-I'截取的剖视图。在图1中，示于图2中并且被包括在半导体器件中的第三绝缘夹层133和衬垫层141被从图中略去以更好地示出半导体器件的其它元件。此外，图2中示出的衬垫层141的垂直部分在图1中被显示成是空气间隙AG的一部分。将理解，图1中示出的元件的相对尺寸不必按比例绘制，从而图1能用作图2至图5的剖视图中示出的实施方式的示意性布局图。参考图1和2，半导体器件可以包括衬底101、器件层110、第一绝缘夹层131、第二绝缘夹层132和第三绝缘夹层133、第一金属线MLa和第二金属线MLb、导电通路Vb、空气间隙AG、第一电介质层121和第二电介质层122、以及衬垫层141。第一金属线MLa和第二金属线MLb可以在例如第一方向(图1至图2中的Y方向)上延伸。第一金属线MLa可以以第一节距P1设置，并且第二金属线MLb可以以第二节距P2设置。第二节距P2可以大于第一节距P1。第一金属线MLa可以每个具有第一宽度W1，并且可以在垂直于第一方向的第二方向(图1至图2中的X方向)上以第一间隔S1彼此间隔开。第二金属线MLb可以每个具有第二宽度W2，并且可以在第二方向上以第二间隔S2彼此间隔开。第二宽度W2可以大于第一宽度W1。第二间隔S2可以大于第一间隔S1。在另外的实施方式中，第二宽度W2可以等于第一宽度W1，并且第二间隔S2可以大于第一间隔S1。第一节距P1可以被定义为第一宽度W1与第一间隔S1的总和。第二节距P2可以被定义为第二宽度W2与第二间隔S2的总和。然而，金属线MLa和MLb和导电通路Va的布置以及金属线MLa和MLb的节距不限于图1所示的布置。衬底101可以包括半导体材料，例如IV族半导体材料、III-V族化合物半导体材料或II-VI族化合物半导体材料。例如，IV族半导体材料可以包括硅、锗或硅锗。衬底101可以是例如体晶片、外延层或绝缘体上硅(SOI)衬底。器件层110可以设置在衬底101上，并且可以包括诸如晶体管、下接线线路和下绝缘层的半导体元件。第一电介质层121、第一绝缘夹层131、第二电介质层122和第二绝缘夹层132可以顺序堆叠在其上形成有器件层110的衬底101上。在衬底101的一些区域中，空隙可以形成在第二绝缘夹层132中。在一些实施方式中，空隙可以包括空气间隙AG。将理解，在另外的实施方式中，空隙能以与空气不同的气体填充。在下面的描述中，重点将放在被实现为空气间隙的空隙上。空气间隙AG可以设置在第一金属线MLa的每个的至少一侧。在一些实施方式中，在相邻的第一金属线MLa之间可以设置相应的空气间隙AG，并且在相邻的第一金属线MLa之间可以不设置第二绝缘夹层132。在另外的实施方式中，空气间隙AG可以设置在第一金属线MLa中的至少一个的两相反侧。另外的空气间隙AG可以分别设置在第二金属线MLb中的至少一个的至少一侧。在一些实施方式中，至少一个空气间隙AG和第二绝缘夹层132可以一起设置在两个相邻的第二金属线MLb之间。在另外的实施方式中，空气间隙AG可以设置在第二金属线MLb中的至本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在衬底上顺序形成第一绝缘夹层和蚀刻停止层；在所述蚀刻停止层上形成包括槽的第二绝缘夹层；在所述槽中形成牺牲层；在所述第二绝缘夹层和所述牺牲层上形成掩模层；在所述掩模层上形成硬掩模层；在所述硬掩模层中形成第一凹陷图案和第二凹陷图案；形成穿透所述第二凹陷图案下面的所述硬掩模层和所述掩模层的孔图案；使用包括所述第一凹陷图案和所述第二凹陷图案以及所述孔图案的所述硬掩模层以及包括所述孔图案的所述掩模层作为蚀刻掩模蚀刻所述第一绝缘夹层、所述第二绝缘夹层和部分所述牺牲层，以形成暴露所述蚀刻停止层的第一沟槽和第二沟槽以及穿透所述第二沟槽下面的所述蚀刻停止层和所述第一绝缘夹层的通路孔；形成所述第一沟槽中的第一金属线、所述第二沟槽中的第二金属线、以及所述通路孔中的导电通路；蚀刻所述牺牲层的剩余部分以形成暴露所述第一金属线的至少一个侧壁、所述第二金属线的至少一个侧壁和所述蚀刻停止层的顶表面的空气间隙沟槽；形成覆盖所述空气间隙沟槽的内表面的衬垫层；以及在所述衬垫层上形成第三绝缘夹层以密封所述空气间隙沟槽的上部。

【技术特征摘要】
2016.07.27 KR 10-2016-00957361.一种制造半导体器件的方法，包括：在衬底上顺序形成第一绝缘夹层和蚀刻停止层；在所述蚀刻停止层上形成包括槽的第二绝缘夹层；在所述槽中形成牺牲层；在所述第二绝缘夹层和所述牺牲层上形成掩模层；在所述掩模层上形成硬掩模层；在所述硬掩模层中形成第一凹陷图案和第二凹陷图案；形成穿透所述第二凹陷图案下面的所述硬掩模层和所述掩模层的孔图案；使用包括所述第一凹陷图案和所述第二凹陷图案以及所述孔图案的所述硬掩模层以及包括所述孔图案的所述掩模层作为蚀刻掩模蚀刻所述第一绝缘夹层、所述第二绝缘夹层和部分所述牺牲层，以形成暴露所述蚀刻停止层的第一沟槽和第二沟槽以及穿透所述第二沟槽下面的所述蚀刻停止层和所述第一绝缘夹层的通路孔；形成所述第一沟槽中的第一金属线、所述第二沟槽中的第二金属线、以及所述通路孔中的导电通路；蚀刻所述牺牲层的剩余部分以形成暴露所述第一金属线的至少一个侧壁、所述第二金属线的至少一个侧壁和所述蚀刻停止层的顶表面的空气间隙沟槽；形成覆盖所述空气间隙沟槽的内表面的衬垫层；以及在所述衬垫层上形成第三绝缘夹层以密封所述空气间隙沟槽的上部。2.根据权利要求1所述的方法，其中形成所述第一凹陷图案包括形成多个第一凹陷图案，以及形成所述第二凹陷图案包括形成多个第二凹陷图案，以及其中相邻第一凹陷图案之间的间隔小于相邻第二凹陷图案之间的间隔。3.一种制造半导体器件的方法，所述方法包括：在衬底上形成第一绝缘夹层；图案化所述第一绝缘夹层以形成多个第一开口；在被图案化的所述第一绝缘夹层中的所述第一开口内形成牺牲图案；图案化所述牺牲图案和被图案化的所述第一绝缘夹层以在所述牺牲图案和被图案化的所述第一绝缘夹层中形成多个第二开口；形成多个金属线，所述金属线在各自的所述第二开口中；去除所述牺牲图案的剩余部分中的至少一些以在所述金属线中的至少一些之间形成空隙；以及在所述金属线的顶表面、被图案化的所述第一绝缘夹层的顶表面、以及所述金属线的和被图案化的所述第一绝缘夹层的暴露的侧表面上共形地形成衬垫层。4.根据权利要求3所述的方法，其中所述空隙包括空气间隙。5.根据权利要求4所述的方法，其中所述牺牲图案包括碳基材料。6.根据权利要求4所述的方法，其中被图案化的所述第一绝缘夹层的一部分在一对相邻的所述金属线之间。7.根据权利要求4所述的方法，其中所述牺牲图案的顶表面和被图案化的所述第一绝缘夹层的顶表面共面。8.根据权利要求4所述的方法，其中所述金属线在第一方向上延...

【专利技术属性】
技术研发人员：刘禹炅，白宗玟，张相信，金秉熙，V阮，李来寅，李禹镇，郑恩志，韩奎熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR