存储器件及其制造方法及包括该存储器件的电子设备技术

公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括：在衬底上形成的向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一、第二柱状有源区分别排列为第一、第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，每一第二柱状有源区包括一体延伸的有源半导体层；分别与各沟道层实质上共面的多层第一存储栅堆叠，各层第一存储栅堆叠分别环绕相应平面上各沟道层的外周；环绕各第二柱状有源区外周的多层第二存储栅堆叠。

【技术实现步骤摘要】
存储器件及其制造方法及包括该存储器件的电子设备
本公开涉及半导体领域，具体地，涉及基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备。
技术介绍
在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。但是，对于竖直型器件，难以控制栅长，特别是对于单晶的沟道材料。另一方面，如果采用多晶的沟道材料，则相对于单晶材料，沟道电阻大大增加，从而难以堆叠多个竖直型器件，因为这会导致过高的电阻。
技术实现思路
有鉴于此，本公开的目的至少部分地在于提供一种基于竖直型器件的存储器件及其制造方法以及包括这种存储器件的电子设备，其中能够很好地控制栅长。根据本公开的一个方面，提供了一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一柱状有源区排列为第一阵列，第二柱状有源区排列为第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，每一第二柱状有源区包括一体延伸的有源半导体层；分别与各沟道层实质上共面的多层第一存储栅堆叠，其中，各层第一存储栅堆叠分别环绕相应平面上各沟道层的外周；环绕各第二柱状有源区外周的多层第二存储栅堆叠。根据本公开的一个方面，提供了一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区和多个柱状应力施加区，其中，第一柱状有源区排列为第一阵列，柱状应力施加区排列为第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面；分别与各沟道层实质上共面的多层第一存储栅堆叠，其中，各层第一存储栅堆叠分别环绕相应沟道层的外周。根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底上设置源/漏层和沟道层的交替堆叠，该堆叠的最下方是源/漏层，最上方是源/漏层；在所述堆叠中形成若干加工孔；经由加工孔，选择性刻蚀堆叠中的沟道层，以在堆叠中的各沟道层中形成彼此分离的多个单元沟道部的阵列；经由加工孔，在所述堆叠内的空隙中形成用于第一存储单元的存储栅堆叠；去除加工孔中的材料，以露出加工孔；经由加工孔，选择性刻蚀堆叠中的源/漏层，以在各单元沟道部的上侧和下侧分别形成单元源/漏部，其中，各单元沟道部以及其上侧和下侧的相应单元源/漏部构成第一存储单元；经由加工孔，在所述堆叠内的空隙中形成隔离层；去除加工孔中的材料，以露出加工孔；以及在加工孔的侧壁上形成用于第二存储单元的存储栅堆叠，并在侧壁上形成有用于第二存储单元的存储栅堆叠的加工孔中填充用于第二存储单元的有源半导体层。根据本公开的另一方面，提供了一种制造存储器件的方法，包括：在衬底上设置源/漏层和沟道层的交替堆叠，该堆叠的最下方是源/漏层，最上方是源/漏层；在所述堆叠中形成若干加工孔；经由加工孔，选择性刻蚀堆叠中的沟道层，以在堆叠中的各沟道层中形成彼此分离的多个单元沟道部的阵列；经由加工孔，在所述堆叠内的空隙中形成用于第一存储单元的存储栅堆叠；去除加工孔中的材料，以露出加工孔；经由加工孔，选择性刻蚀堆叠中的源/漏层，以在各单元沟道部的上侧和下侧分别形成单元源/漏部，其中，各单元沟道部以及其上侧和下侧的相应单元源/漏部构成第一存储单元；经由加工孔，在所述堆叠内的空隙中形成隔离层；以及在加工孔中形成应力施加材料。根据本公开的另一方面，提供了一种电子设备，包括上述存储器件。根据本公开的实施例，沟道区由沟道层限定，从而栅长由沟道层的厚度确定。沟道层例如可以通过外延生长来形成，从而其厚度可以很好地控制。因此，可以很好地控制栅长。另外，沟道层可以是单晶半导体材料，可以具有高载流子迁移率和低泄流电流，从而改善了器件性能。由于竖直型器件可以相对容易地彼此叠置，从而可以制造三维存储器件，增大存储密度。此外，在加工孔中额外形成了存储单元，有助于节省晶片面积。附图说明通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：图1～18(b)示出了根据本公开实施例的制造存储器件的流程的示意图；图19(a)和19(b)示出了根据本公开实施例的加工孔布置的示意图；图20(a)～22示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的示意图；图23(a)～29(b)示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的示意图；图30(a)～35(b)示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的示意图；图36(a)和36(b)示出了根据本公开另一实施例的制造存储器件的流程中部分阶段的示意图。贯穿附图，相同或相似的附图标记表示相同或相似的部件。具体实施方式以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。根据本公开实施例的存储器件基于竖直型器件，因此可以包括在衬底上形成的从衬底向上(例如，垂直于衬底表面)延伸的多个第一柱状有源区和多个第二柱状有源区。基于这些竖直延伸的柱状有源区，通过绕它们外周形成栅堆叠，可以形成竖直器件。栅堆叠可以是存储栅堆叠，例如可以包括浮栅或电荷捕获层或者铁电材料，以便实现存储功能。例如，存储栅堆叠可以包括依次叠置的第一栅介质层、浮栅层或电荷捕获层、第二栅介质层和栅导体层，或者可以包括依次叠置的第一金属层、铁电材料层、第二金属层、栅介质层和栅导体层。于是，竖直器件形成竖直存储单元。在此，存储单元可以是闪存(flash)单元。根据本公开的实施例，每一第一柱状有源区可以包括源/漏层和沟道层的交替堆叠。该堆叠的最下方可以是源/漏层，且最上方也可以是源/漏层。各第一柱状有源区可以包括相同的层数，且各第一柱状有源区中相应的沟道层(例如，从上往下数的相同编号的层，或者从下往上数的相同编号的层)可以处于实质上相同的平面上(例如，它们可以从相同的半导体层分离得到)或者说共面，相应的源/漏层可以处于实质上相同的平面上(例如，它们可以从相同的半导体层分离得到)或者说共面。这些层例如可以实质上平行于衬底表面延伸。在沟道层所在的平面相对应，可以形成多层存储栅堆叠(以下称作第一存储栅堆叠)。每一层存储栅本文档来自技高网...

【技术保护点】
一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一柱状有源区排列为第一阵列，第二柱状有源区排列为第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，每一第二柱状有源区包括一体延伸的有源半导体层，分别与各沟道层实质上共面的多层第一存储栅堆叠，其中，各层第一存储栅堆叠分别环绕相应沟道层的外周，以及环绕各第二柱状有源区外周的多层第二存储栅堆叠。

【技术特征摘要】
2016.09.30 CN 201610872924X1.一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区和多个第二柱状有源区，其中，第一柱状有源区排列为第一阵列，第二柱状有源区排列为第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，每一第二柱状有源区包括一体延伸的有源半导体层，分别与各沟道层实质上共面的多层第一存储栅堆叠，其中，各层第一存储栅堆叠分别环绕相应沟道层的外周，以及环绕各第二柱状有源区外周的多层第二存储栅堆叠。2.一种存储器件，包括：在衬底上形成的从衬底向上延伸的多个第一柱状有源区和多个柱状应力施加区，其中，第一柱状有源区排列为第一阵列，柱状应力施加区排列为第二阵列，每一第一柱状有源区包括源/漏层和沟道层的交替堆叠，各第一柱状有源区中相应的沟道层实质上共面，且相应的源/漏层实质上共面，分别与各沟道层实质上共面的多层第一存储栅堆叠，其中，各层第一存储栅堆叠分别环绕相应沟道层的外周。3.根据权利要求1或2所述的存储器件，其中，第一阵列和第二阵列彼此嵌套。4.根据权利要求1所述的存储器件，其中，各层第二存储栅堆叠与相应层的第一存储栅堆叠包括公共的栅导体层，该公共栅导体层与相应沟道层实质上共面。5.根据权利要求1或2所述的存储器件，其中，各沟道层存在从外周向着中心逐渐减小的掺杂分布。6.根据权利要求1或2所述的存储器件，其中，第一存储栅堆叠包括依次叠置的第一栅介质层、浮栅层或电荷俘获层、第二栅介质层和栅导体层，第二存储栅堆叠包括依次叠置的另一第一栅介质层、另一电荷俘获层、另一第二栅介质层，且相同层中的第一存储栅堆叠中的栅导体层同时用作第二存储栅堆叠的栅导体层，其中，另一第一栅介质层、另一电荷俘获层、另一第二栅介质层绕各第二柱状有源区的外周延伸。7.根据权利要求1或2所述的存储器件，其中，第一存储栅堆叠和第二存储栅堆叠中至少之一中包括铁电材料。8.根据权利要求7所述的存储器件，其中，第一存储栅堆叠和第二存储栅堆叠中至少之一包括依次叠置的第一金属层、铁电材料层、第二金属层和栅介质层；或者第一存储栅堆叠包括依次叠置的第一栅介质层、浮栅层或电荷俘获层、第二栅介质层和栅导体层，第二存储栅堆叠包括依次叠置的第一金属层、铁电材料层、第二金属层和栅介质层；或者第二存储栅堆叠包括依次叠置的第一栅介质层、电荷俘获层、第二栅介质层，第一存储单元的存储栅堆叠包括依次叠置的第一金属层、铁电材料层、第二金属层和栅介质层。9.根据权利要求8所述的存储器件，其中，铁电材料包括氧化铪、氧化锆、氧化钽、氧化铪锆或氧化铪钽，第一金属层和第二金属层包括TiN。10.根据权利要求9所述的存储器件，其中，氧化铪包括HfO2，氧化锆包括ZrO2，氧化钽包括TaO2，氧化铪锆包括HfxZr1-xO2，，氧化铪钽包括HfxTa1-xO2，其中x取值为0-1的范围。11.根据权利要求8所述的存储器件，其中，铁电材料包括含Si的HfO2、含Al的HfO2、BaTiO3、KH2PO4或SBTi，第一金属层和第二金属层包括TiN。12.根据权利要求1或2所述的存储器件，其中，各沟道层包括单晶半导体材料，各源/漏层包括单晶半导体材料。13.根据权利要求12所述的存储器件，其中，沟道层的单晶半导体材料与源/漏层的单晶半导体材料是共晶体。14.根据权利要求13所述的存储器件，其中，沟道层的单晶半导体材料为Si，源/漏层的单晶半导体材料为SiGe；或沟道层的单晶半导体材料为Si，源/漏层的单晶半导体材料为Si：C；或沟道层的单晶半导体材料为SiGe，源/漏层的单晶半导体材料为Si。15.根据权利要求1或2所述的存储器件，其中，第一存储栅堆叠自对准于相应的沟道层。16.根据权利要求1或2所述的存储器件，其中，在各第一柱状有源区中，沟道层的外周相对于源/漏层的外周向内凹入。17.根据权利要求3所述的存储器件，其中，第一柱状有源区按行和列排列成二维阵列，且第二柱状有源区或柱状应力施加区按行和列排列成二维阵列，其中各第一柱状有源区位于第二柱状有源区或柱状应力施加区的二维阵列的网格的大致中心，各第二柱状有源区或柱状应力施加区位于第一柱状有源区的二维阵列的网格的大致中心。18.根据权利要求1或2所述的存储器件，其中，相应沟道层所在的平面实质上平行于衬底表面，相应源/漏层所在的平面实质上平行于衬底表面，各第一柱状有源区和第二柱状有源区或柱状应力施加区实质上垂直于衬底表面延伸。19.根据权利要求4所述的存储器件，其中，第二存储栅堆叠还包括：分别位于公共栅导体上下两侧且与公共栅导体相接的额外栅导体。20.根据权利要求19所述的存储器件，其中，所述额外栅导体与所述公共栅导体是一体的。21.根据权利要求1所述的存储器件，还包括：各第一柱状有源区中最下方的源/漏层以及各第二柱状有源区共同连接到的地电势面。22.根据权利要求21所述的存储器件，其中，地电势面是衬底中的掺杂区。23.根据权利要求1所述的存储器件，其中，第二柱状有源区具有环形结构。24.根据权利要求2所述的存储器件，其中，应力施加区包括应力施加材料和位于应力施加材料的底面和侧壁上的保护层。25.根据权利要求24所述的存储器件，其中，应力施加材料包括氮化物，保护层包括氧化物。26.根据权利要求24所述的存储器件，其中，对于n型存储器件，应力施加材料带压应力；或者对于p型存储器件，应力施加材料带拉应力。27.一种制造存储器件的方法，包括：a)在衬底上设置源/漏层和沟道层的交替堆叠，该堆叠的最下方是源/漏层，最上方是源/漏层；b)在所述堆叠中形成若干加工孔；c)经由加工孔，选择性刻蚀堆叠中的沟道层，以在堆叠中的各沟道层中形成彼此分离的多个单元沟道部的阵列；d)经由加工孔，在所述堆叠内的空隙中形成用于第一存储单元的存储栅堆叠；e)去除加工孔中的材料，以露...

【专利技术属性】
技术研发人员：朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11