半导体装置制造方法及图纸

半导体装置包含积层体、柱状部、第一电荷蓄积部、及第二电荷蓄积部。所述积层体包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上或形成在衬底上的周边电路上所形成的平坦的源极线上。所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层。所述柱状部在所述积层体内沿着所述第一方向延伸。所述第一电荷蓄积部设置在所述第一电极层与所述柱状部之间。所述第二电荷蓄积部设置在所述第二电极层与所述柱状部之间。所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。

Semiconductor device

The semiconductor device consists of an accumulator, a columnar part, a first charge accumulator, and a two charge storage unit. The stacked body contains a plurality of electrode layers, which are laminated on the substrate along the first direction or formed on the substrate's peripheral circuit. The plurality of electrode layers includes a first electrode layer and a second electrode layer arranged between the first electrode layer and the substrate. The columnar part extends in the first direction in the layer of the accumulated layer. The first charge accumulation section is arranged between the first electrode layer and the columnar part. The second charge storage unit is arranged between the second electrode layer and the columnar part. The first length between the first electrode layer and the columnar part of the first charge accumulation along the second direction intersecting with the first direction than the second charge between the second electrode layer and the columnar part accumulation along the second direction of the length of second.

【技术实现步骤摘要】
半导体装置相关申请本申请享有以美国临时专利申请62/376,740号(申请日：2016年8月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
实施方式涉及一种半导体装置。
技术介绍
提出有一种三维构造的半导体存储装置，它是在多个电极层积层而成的积层体形成存储孔，在存储孔内设置柱状部，且在多个电极层与柱状部之间，分别沿积层体的积层方向设置着多个电荷蓄积部。为了半导体存储装置的大容量化，理想的是增加电极层的积层数。如果增加电极层的积层数，则难以形成在积层方向上具有均匀的直径的存储孔。存储孔的直径在积层方向上的偏差会导致电极层与通道之间的耦合比的偏差。
技术实现思路
实施方式提供一种能够抑制耦合比的偏差的半导体装置。实施方式的半导体装置包含积层体、柱状部、第一电荷蓄积部、及第二电荷蓄积部。所述积层体包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上、或形成在衬底上的周边电路上所形成的平坦的源极线上。所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层。所述柱状部在所述积层体内沿着所述第一方向延伸。所述第一电荷蓄积部设置在所述第一电极层与所述柱状部之间。所述第二电荷蓄积部设置在所述第二电极层与所述柱状部之间。所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。附图说明图1是第一实施方式的半导体装置的存储单元阵列的示意立体图。图2是第一实施方式的半导体装置的存储单元阵列的示意剖视图。图3是沿着图2中的III-III线的示意剖视图。图4是沿着图2中的IV-IV线的示意剖视图。图5是例示柱状部的直径与耦合比的关系的曲线图。图6～图13是表示第一实施方式的半导体装置的制造方法的示意剖视图。图14是第一实施方式的半导体装置的存储单元阵列的示意立体图。图15是第二实施方式的半导体装置的存储单元阵列的示意剖视图。图16～图21是表示第二实施方式的半导体装置的制造方法的示意剖视图。图22是第三实施方式的半导体装置的存储单元阵列的示意剖视图。图23～图26是表示第三实施方式的半导体装置的制造方法的示意剖视图。具体实施方式以下，参照附图，对实施方式进行说明。在各附图中，对相同要素标注相同符号。实施方式的半导体装置为具有存储单元阵列的半导体存储装置。＜第一实施方式＞＜半导体装置＞图1是第一实施方式的半导体装置的存储单元阵列的示意立体图。如图1所示，第一实施方式的半导体装置将相对于衬底10的主面10a平行的方向且相互正交的2个方向设为X方向及Y方向，将相对于X方向及Y方向这两个方向正交的方向设为Z方向。例如，Z方向与第一方向对应，X方向与第二方向对应，Y方向与第三方向对应。第一实施方式的半导体装置的存储单元阵列1具有包含多个电极层41的积层体100、多个柱状部CL、及多个分离部ST。多个电极层41相隔地积层在衬底10的主面10a上。多个电极层41的积层数为任意。例如，多个电极层41的各层包含掺杂硅。掺杂硅例如包含从由磷、砷、及硼所组成的群中选择的一种以上。例如，多个电极层41的杂质浓度也可以是距离衬底10越远的电极层41越高。例如，距离衬底10最近的电极层41的杂质浓度为约1×1020cm-3，距离衬底10最远的电极层41的杂质浓度为约3×1020cm-3。例如，多个电极层41的各层也可包含钨、或钼等金属。在多个电极层41之间配置着绝缘层40。绝缘体40可为例如氧化硅膜等绝缘物，也可为气隙。多个电极层41包含漏极侧选择栅极电极SGD、多根字线WL、及源极侧选择栅极电极SGS。例如，源极侧选择栅极电极SGS设置在衬底10上。例如，多根字线WL设置在源极侧选择栅极电极SGS上。例如，漏极侧选择栅极电极SGD设置在多根字线WL上。漏极侧选择栅极电极SGD作为漏极侧选择晶体管STD的栅极电极发挥功能。源极侧选择栅极电极SGS作为源极侧选择晶体管STS的栅极电极发挥功能。在漏极侧选择晶体管STD与源极侧选择晶体管STS之间串联连接着多个存储单元MC。1根字线WL作为1个存储单元MC的栅极电极发挥功能。积层体100具有多个分离部ST。分离部ST在积层体100内沿Z方向及Y方向延伸。分离部ST将积层体100在X方向上分离。由分离部ST分离的区域称为“区块”。区块例如成为信息擦除的最小单位。擦除尺寸通过1个区块、或组合多个区块而设定。在分离部ST内设置着源极层SL。源极层SL与积层体100绝缘，例如沿Z方向及Y方向呈板状地扩展。在源极层SL的上方设置着上层配线80。上层配线80沿X方向延伸。上层配线80与沿着X方向排列的多个源极层SL电连接。在由分离部ST分离的积层体100内设置着多个柱状部CL。柱状部CL在积层体100内沿着Z方向延伸。柱状部CL呈例如错位格子状或正方格子状地配置在存储单元阵列1内。在柱状部CL的上端部的上方设置着多根位线BL。多根位线BL沿X方向延伸。柱状部CL的上端部经由接触部Cb及接触部V1而与一根位线BL电连接。图2是第一实施方式的半导体装置的存储单元阵列的示意剖视图。图2与相对于图1中的X-Z平面平行的截面的一部分对应。图2是将柱状部CL及其周围的部分抽出的示意剖视图。图3是沿着图2中的III-III线的示意剖视图。图4是沿着图2中的IV-IV线的示意剖视图。如图2所示，多个电极层41例如包含第一电极层41a、第二电极层41b、及第三电极层41c。第二电极层41b配置在第一电极层41a与衬底10之间。第三电极层41c配置在第一电极层41a与第二电极层41b之间。如图2～图4所示，柱状部CL在积层体100内沿着Z方向延伸，且与衬底10电连接。例如，柱状部CL为大致圆柱状。例如，柱状部CL具有锥形状。也就是说，柱状部CL的直径是距离衬底10越近则越小。柱状部CL包含核心部51、及半导体主体52。核心部51在积层体100内沿Z方向延伸。半导体主体52设置在核心部51与积层体100之间、及核心部51与衬底10之间。在柱状部CL与多个电极层41之间设置着多个电荷蓄积部32。例如，电荷蓄积部32为浮栅、或电荷捕获层。在多个电荷蓄积部32之间配置着绝缘体40。各电荷蓄积部32由绝缘体40在Z方向上隔开。例如，柱状部CL与电极层41之间的电荷蓄积部32的长度是距离衬底10越近的部分越短。例如，多个电荷蓄积部32包含第一电荷蓄积部32a、第二电荷蓄积部32b、及第三电荷蓄积部32c。例如，第一电荷蓄积部32a配置在柱状部CL与第一电极层41a之间。例如，第二电荷蓄积部32b配置在柱状部CL与第二电极层41b之间。例如，第三电荷蓄积部32c配置在柱状部CL与第三电极层41c之间。例如，柱状部CL与第一电极层41a之间的第一电荷蓄积部32a沿着X方向的长度L1比柱状部CL与第二电极层41b之间的第二电荷蓄积部32b沿着X方向的长度L2长。例如，柱状部CL与第三电极层41c之间的第三电荷蓄积部32c沿着X方向的长度L3为长度L1以下的长度。例如，长度L3为长度L2以上的长度。在柱状部CL与各电荷蓄积部32之间、及柱状部CL与绝缘体40之间，设置着本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于具备：积层体，包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上或形成在衬底上的周边电路上所形成的平坦的源极线上，且所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层；柱状部，在所述积层体内沿着所述第一方向延伸；第一电荷蓄积部，设置在所述第一电极层与所述柱状部之间；及第二电荷蓄积部，设置在所述第二电极层与所述柱状部之间；且所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。

【技术特征摘要】
2016.08.18 US 62/376,7401.一种半导体装置，其特征在于具备：积层体，包含多个电极层，所述多个电极层介隔绝缘体沿着第一方向积层在衬底上或形成在衬底上的周边电路上所形成的平坦的源极线上，且所述多个电极层包含第一电极层、及设置在所述第一电极层与所述衬底之间的第二电极层；柱状部，在所述积层体内沿着所述第一方向延伸；第一电荷蓄积部，设置在所述第一电极层与所述柱状部之间；及第二电荷蓄积部，设置在所述第二电极层与所述柱状部之间；且所述第一电极层与所述柱状部之间的所述第一电荷蓄积部沿着与所述第一方向交叉的第二方向的第一长度比所述第二电极层与所述柱状部之间的所述第二电荷蓄积部沿着所述第二方向的第二长度长。2.根据权利要求1所述的半导体装置，其特征在于：还具备第三电荷蓄积部，所述多个电极层还包含设置在所述第一电极层与所述第二电极层之间的第三电极层，且所述第三电荷蓄积部设置在所述第三电极层与所述柱状部之间，所述第三电极层与所述柱状部之间的所述第三电荷蓄积部沿着所述第二方向的第三长度为所述第一长度以下的长度，且所述第三长度为所述第二长度以上的长度。3.根据权利要求1所述的半导体装置，其特征在于：所述柱状部的直径是距离所述衬底越近的部分越小。4.根据权利要求1所述的半导体装置，其特征在于：所述多个电极层的各层包含硅及杂质，且所述杂质包含掺杂硅。5.根据权利要求4所述的半导体装置，其特征在于：所述第一电极层的所述杂质的浓度比所述第二电极层的所述杂质的浓度高。6.根据权利要求1所述的半导体装置，其特征在于：所述多个电极层的各层包含金属。7.根据权利要求1所述的半导体装置，其特征在于还具备：隧道绝缘膜，设置在所述柱状部与所述第一电荷蓄积部之间、及所述柱状部与所述第二电荷蓄积部之间；第一阻挡绝缘膜，设置在所述第一电极层与所述第一电荷蓄积部之间；及第二阻挡绝缘膜，设置在所述第二电极层与所述第二电荷蓄积部之间。8.根据权利要求7所述的半导体装置，其特征在于：所述柱状部与所述第一电荷蓄积部之间的所述隧道绝缘膜的第一内径比所述柱状部与所述第二电荷蓄积部之间的所述隧道绝缘膜的第二内径大。9.根据权利要求2所述的半导体装置，其特征在于还具备：隧道绝缘膜，设置在所述柱状部与所述第一电荷蓄积部之间、所述柱状部与所述第二电荷蓄积部之间、及所述柱状部与所述第三电荷蓄积部之间；第一阻挡绝缘膜，设置在所述第一电极层与所述第一电荷蓄积部之间；第二阻挡绝缘膜，设置在所述第二电极层与所述第二电荷蓄积部之间；及第三阻挡绝缘膜，设置在所述第三电极层与所述第三电荷蓄积部之间；且所述柱状部与所述第一电荷蓄积部之间的所述隧道绝缘膜的第一内径比所述柱状部与所述第二电荷蓄积部之间的所述隧道绝缘膜的第二内径大，所述柱状部与所述第三电荷蓄积部之间的所述隧道绝缘膜的第三内径为第一内径以下的大小，且所述第三内径为第二内径以上的大小。10.一种半导体装置，其特征在于具备：积层体，包含介隔绝缘体沿着第一方向积层在衬底上的多个电极层，所述积层体包含：第一积层部，包含所述多个电极层的一部分；及第二积层部，设置在所述衬底与所述第一积层部之间，且包含所述多个电极层的另一部分；所述多个电极层的所述一部分包含第一电极层、及设置在所述第一电极层与所述第二积层体之间的第二电极层，且所述多个电极层的所述另一部分包含第三电极层、及设置在所述第三电极层与所述衬底之间的第四电极层；柱状部，在所述积...

【专利技术属性】
技术研发人员：坂本渉，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP