微波退火制备 3D NAND 的方法技术

本发明专利技术提供了一种微波退火制备3D NAND的方法，包括：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；在所述通孔的侧壁上形成非晶硅；对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅；在通孔的侧壁上形成非晶硅之后，对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅，提高了多晶硅的晶化质量，进而提高了半导体器件的性能。

【技术实现步骤摘要】
微波退火制备3DNAND的方法
本专利技术涉及半导体
，特别涉及一种微波退火制备3DNAND的方法。
技术介绍
随着半导体技术的发展，开发出了各种半导体存储器件，如或非(NOR)闪存、与非(NAND)闪存等。相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。其中，NAND结构正受到越来越多的关注。为进一步提升存储密度，出现了三维(3D)NAND器件。3DNAND存储器是一种基于平面NAND存储器的新型产品，这种产品的主要特色是将平面结果转化为立体结构，大大节省了硅片面积，降低制造成本。如图1所示，在现有技术中的三维NAND存储器的制作过程中，在半导体衬底1上形成堆叠结构2，所述堆叠结构2由隔离层21和刻蚀层22交错堆叠而成，在层叠结构1中刻蚀形成通孔3，在通孔3中形成多晶硅侧壁4，在通孔3中填充氧化物5。但是，通过对按照这一方法形成的3DNAND存储器进行检测后，发现所得存储器在性能方面并不理想，因此，需要对现有技术进行改进。
技术实现思路
本专利技术提供了一种微波退火制备3DNAND的方法，提高多晶硅的晶化质量，进而提高器件的性能。本专利技术提供的微波退火制备3DNAND的方法，包括：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；在所述通孔的侧壁上形成非晶硅；对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅。进一步的，所述微波退火的微波腔室内通入的气体包括惰性气体与氧气。进一步的，所述氧气的浓度低于0.2％。进一步的，所述惰性气体包括氩气、氦气或氮气。进一步的，所述微波退火的微波腔室内的压强为300Torr～700Torr。进一步的，所述微波退火的温度以10℃/min～100℃/min的速率上升至550℃～650℃，然后保持1min～360min。进一步的，所述微波退火的温度以20℃/min～50℃/min的速率上升至550℃，然后保持2min～180min。进一步的，所述微波退火中微波的输出功率低于1KW。进一步的，当微波退火的温度为550℃时，进行波功率为600W，反射波功率为150W。进一步的，所述第一材料层为氧化物层，所述第二材料层为氮化物层。进一步的，进行微波退火之后，还包括：在所述通孔中填充氧化物与现有技术相比，本专利技术提供的微波退火制备3DNAND的方法，在通孔的侧壁上形成非晶硅之后，对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅，提高了多晶硅的晶化质量，进而提高了半导体器件的性能。附图说明图1是现有技术中3DNAND存储器在制造过程中的结构示意图。图2为本专利技术一实施例所提供的微波退火制备3DNAND的方法的流程示意图。图3～7为本专利技术一实施例所提供的微波退火制备3DNAND的方法的各步骤结构示意图。具体实施方式专利技术人针对上述问题进行研究发现，3DNAND器件性能的高低取决于多晶硅晶化的质量，而采用微波方法对非晶硅进行退火，使非晶硅转换为多晶硅，能够提高多晶硅的晶化质量，由此提高3DNAND器件的性能。经过进一步研究，专利技术人提出了一种微波退火制备3DNAND的方法，包括：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；在所述通孔的侧壁上形成非晶硅；对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅。由此提高多晶硅的晶化质量，进而提高半导体器件的性能。为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。本专利技术的核心思想是：在通孔的侧壁上形成非晶硅之后，对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅，提高了多晶硅的晶化质量，进而提高了半导体器件的性能。图2为本专利技术一实施例所提供的微波退火制备3DNAND的方法的流程示意图，如图2所示，本专利技术提出的一种微波退火制备3DNAND的方法，包括以下步骤：步骤S01：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；步骤S02：刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；步骤S03：在所述通孔的侧壁上形成非晶硅；步骤S04：对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅。图3～7为本专利技术一实施例提供的微波退火制备3DNAND的方法的各步骤结构示意图，请参考图2所示，并结合图3～图7，详细说明本专利技术提出的微波退火制备3DNAND的方法：在步骤S01中，提供一半导体衬底10，在半导体衬底10上形成多层层叠结构20，所述层叠结构20依次包括第一材料层21与第二材料层22，如图3所示。所述半导体衬底10的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底10选用单晶硅材料构成。在所述半导体衬底10中还可以形成有埋层(图中未示出)等。在所述半导体衬底10上形成多层层叠结构20，所述层叠结构依次包括第一材料层21和第二材料层22。该步骤可以按照现有技术中的规格进行生产，例如材料层的材质、各层的厚度以及层叠的次数等，本专利技术并不做严格限定。通常，所述第一材料层21为氧化物层，例如氧化硅层，所述第二材料层22为氮化物层，例如氮化硅层。经过多次层叠后，继续在最上方的层叠结构20的第二材料层22上形成一层第一材料层21。在步骤S02中，刻蚀所述层叠结构20形成通孔30，暴露出所述半导体衬底10，如图4所示。具体的，可以在层叠结构20的表面上设置掩模层(例如，光刻胶)，并对其进行构图(例如，对光刻胶进行曝光与显影)以在其中形成开口。然后，可以利用构图的掩模，依次对堆叠结构20中的第一材料层21和第二材料层22进行选择性刻蚀，如反应离子刻蚀(RIE)，直至露出半导体衬底10。随后，可以去除掩模层。在步骤S03中，在所述通孔30的侧壁上形成非晶硅40，如图5所示。非晶硅40可以通过侧墙形成工艺来制造。例如，在图4所示的结构上沉积一材料层，并对其进行各向异性刻蚀如RIE，以去除其横向延伸部分并保留竖直延伸部分，于是，该材料层留于通孔30的侧壁上。可以理解的是，所述非晶硅40的形成并不局限于该方法。在步骤S04中，对所述非晶硅40进行微波退火，使所述非晶硅40转换为多晶硅50，如图6所示。所述微波退火在微波腔室中进行，所述微波腔室中通入包括惰性气体与氧气的混合气体，所述氧气的浓度低于0.2％，所述惰性气体包括氩气、氦气或氮气，或氩气、氦气、氮气中任意两种或三种的组合，或本领域技术人员已知的其他惰性气体，优选的，所述惰性气体为氮气，用于抑制退火过程中半导体器件发生氧化。所述混合气体还可以包含除氧气与惰性气体之外的其他气体，本专利技术对此并不做限定。所述微波腔室为低压环境，其压强为300Torr～700Torr，在低压环境下，可以有效的排出非晶硅中的杂质，例如氢离子、氧离子等，能够提高转化之后的多晶硅的晶化质量。所述微波退火的温度以10℃/min～100℃本文档来自技高网...

【技术保护点】
一种微波退火制备3D NAND的方法，其特征在于，包括：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；在所述通孔的侧壁上形成非晶硅；对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅。

【技术特征摘要】
1.一种微波退火制备3DNAND的方法，其特征在于，包括：在半导体衬底上形成多层层叠结构，所述层叠结构依次包括第一材料层与第二材料层；刻蚀所述层叠结构形成通孔，暴露出所述半导体衬底；在所述通孔的侧壁上形成非晶硅；对所述非晶硅进行微波退火，使所述非晶硅转换为多晶硅。2.如权利要求1所述的微波退火制备3DNAND的方法，其特征在于，所述微波退火的微波腔室内通入的气体包括惰性气体与氧气。3.如权利要求2所述的微波退火制备3DNAND的方法，其特征在于，所述氧气的浓度低于0.2％。4.如权利要求2所述的微波退火制备3DNAND的方法，其特征在于，所述惰性气体包括氩气、氦气或氮气。5.如权利要求1所述的微波退火制备3DNAND的方法，其特征在于，所述微波退火的微波腔室内的压强为300Torr～700Torr。6.如权利要求1所述的微波退火制备3DNAND的方法，其特征在于，所述微波退...

【专利技术属性】
技术研发人员：三重野文健，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海,31