带隙基准电压产生装置制造方法及图纸

本发明专利技术公开了一种带隙基准电压产生装置，属于集成电路领域。该带隙基准电压产生装置包括主体电路、第一补偿电路和第二补偿电路。其中，主体电路用于产生带隙基准电压。在非辐射条件下，第一补偿电路的第一电流补偿端的电压等于第一电压，第二补偿电路的第二电流补偿端的电压等于第二电压。在辐射条件下，第一补偿电路用于为主体电路中运算放大器的反相输入端提供第一补偿电流，使得反相输入端的电压与辐照前保持一致；第二补偿电路用于为运算放大器的同相输入端提供第二补偿电流，使得同相输入端的电压与辐照前保持一致。本发明专利技术提供的带隙基准电压产生装置有效地提高了带隙基准的抗辐射性能。

Bandgap reference voltage generating device

The invention discloses a bandgap reference voltage generating device, which belongs to the field of integrated circuits. The bandgap reference voltage generating device includes the main circuit, the first compensation circuit and the second compensation circuit. Among them, the main circuit is used to produce bandgap reference voltage. Under the non radiation condition, the voltage of the first current compensation terminal of the first compensation circuit is equal to the first voltage, and the voltage of the second current compensation terminal of the second compensation circuit is equal to the second voltage. In the radiation conditions, the first compensation circuit is used as the main circuit of the inverting input terminal of the operational amplifier provides a first compensation current, consistent with the irradiation voltage of the inverting input; second compensation circuit is used to provide second compensation current to the noninverting input terminal of the operational amplifier, the voltage is consistent with the irradiation input phase before. The band gap reference voltage generating device provided by the invention effectively improves the anti radiation performance of the bandgap reference.

【技术实现步骤摘要】
带隙基准电压产生装置
本专利技术涉及集成电路领域，尤其涉及一种带隙基准电压产生装置。
技术介绍
与电源电压和温度无关的电压参考电路被广泛应用于各种模拟电路中，如电压调节器，A/D、D/A转换器等。对于一些特殊的应用，例如在辐射环境中工作的航空航天装备及高能物理实验电路，电压参考电路也是其中一个非常重要的模块。这时对参考电路的要求就不仅仅是输出稳定电压的能力，其输出特性不随辐射剂量变化，即抗辐射加固能力对装备的可靠性也起着至关重要的作用。以前，空间应用的抗辐射加固专用集成电路(ASIC)通常在绝缘体硅(SOI)或蓝宝石硅(SOS)工艺上加工完成，SOI工艺通过埋氧化层把衬底和器件隔离来降低器件辐射的敏感性，大大提高了电路抗单粒子翻转(SEU)和单粒子锁定(SEL)的特性。但是，在金属氧化物半导体(MOS)工艺中，TID效应主要是由于γ射线和X射线激发的电子－空穴对的空穴被SiO2俘获引起的器件阈值电压漂移，从而造成电路性能下降，因此，SOI工艺对电离总剂量辐射效应仍然比较敏感，需要特殊的工艺步骤来实现一定的抗总剂量辐射加固水平。近年来，互补型金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)工艺得到了快速发展，已经进入到了纳米时代，栅氧化层的厚度也越来越薄，基于标准CMOS纳米工艺并结合一些特殊设计技术(如环栅晶体管，双保护环结构等)实现的ASIC电路表现出了较好的抗总剂量和单粒子锁定特性。但是，总剂量辐射仍会影响常规带隙基准电路中三极管的导通特性，使得带隙基准电路输出的基准电压发生变化。
技术实现思路
本申请实施例通过提供一种带隙基准电压产生装置，解决了现有技术中由于受到总剂量辐射效应的影响，带隙基准电路输出的基准电压发生变化的技术问题，有效地提高了带隙基准的抗辐射性能。本申请通过本申请的一实施例提供了如下技术方案：本申请提供了一种带隙基准电压产生装置，包括：主体电路、第一补偿电路和第二补偿电路。其中，主体电路，包括运算放大器、第一晶体管和第二晶体管，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极耦合，所述主体电路用于产生带隙基准电压。所述第一补偿电路的第一电流补偿端与所述反相输入端耦合。在非辐射条件下，所述第一电流补偿端的电压等于第一电压。在辐射条件下，所述第一补偿电路用于为所述反相输入端提供第一补偿电流，所述第一补偿电流等于所述第一晶体管在该辐射下的漏电流增加量。所述第二补偿电路的第二电流补偿端与所述同相输入端耦合，在非辐射条件下，所述第二电流补偿端的电压等于第二电压，在辐射条件下，所述第二补偿电路用于为所述同相输入端提供第二补偿电流，所述第二补偿电流等于所述第二晶体管在该辐射下的漏电流增加量。其中，所述第一电压为非辐射条件下独立的所述主体电路中所述反相输入端的电压，所述第二电压为非辐射条件下独立的所述主体电路中所述同相输入端的电压。优选的，所述第一补偿电路包括：第一漏电流生成电路、第一电流镜和第一偏置电路。其中，第一漏电流生成电路，包括第三晶体管、第四晶体管、第四电阻和第五电阻。所述第三晶体管和所述第四晶体管的基极和集电极均接电源端，所述第四晶体管的发射极与所述第五电阻的一端耦合，所述第五电阻的另一端为所述第一电流补偿端。且在非辐射条件下，所述第三晶体管和所述第四晶体管的发射极电流相等。在辐射条件下，所述第四晶体管的漏电流增加量减去所述第三晶体管的漏电流增加量等于所述第一晶体管的漏电流增加量。第一电流镜，包括第一参考电流输入端、第一镜像电流输出端和第一偏置电压输入端，所述第一参考电流输入端通过所述第四电阻与所述第三晶体管的发射极耦合，所述第一镜像电流输出端与所述第一电流补偿端耦合。所述第一偏置电路与所述第一偏置电压输入端耦合，用于调节所述第一电流补偿端的电压。优选的，所述第四晶体管的发射结面积减去所述第三晶体管的发射结面积等于所述第一晶体管的发射结面积。优选的，所述第一电流镜包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管。所述第一NMOS管的源极和所述第二NMOS管的源极均接地，所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极均与所述第三NMOS管的源极耦合，所述第三NMOS管的漏极为所述第一参考电流输入端，所述第二NMOS管的漏极与所述第四NMOS管的源极耦合，所述第四NMOS管的漏极为所述第一镜像电流输出端，所述第三NMOS管的栅极和所述第四NMOS管的栅极相连、且作为所述第一偏置电压输入端，所述第一偏置电压输入端用于引入偏置电压，使得所述第三NMOS管和所述第四NMOS管均工作在饱和区。优选的，所述第一偏置电路包括：第五NMOS管、第六NMOS管、第四PMOS管和第六电阻。所述第四PMOS管的源极接电源端，所述第四PMOS管的栅极和漏极均与所述第五NMOS管的漏极耦合，所述第五NMOS管的栅极与所述第一偏置电压输入端耦合，所述第六NMOS管的栅极和漏极均与所述第五NMOS管的源极耦合，所述第六NMOS管的源极通过所述第六电阻接地。优选的，所述第二补偿电路包括：第二漏电流生成电路、第二电流镜和第二偏置电路。其中，第二漏电流生成电路，包括第五晶体管、第六晶体管、第七电阻和第八电阻。所述第五晶体管和所述第六晶体管的基极和集电极均接电源端，所述第五晶体管的发射极与所述第七电阻的一端耦合，所述第七电阻的另一端为所述第二电流补偿端。且在非辐射条件下，所述第五晶体管和所述第六晶体管的发射极电流相等。在辐射条件下，所述第五晶体管的漏电流增加量减去所述第六晶体管的漏电流增加量等于所述第二晶体管的漏电流增加量。第二电流镜，包括第二参考电流输入端、第二镜像电流输出端和第二偏置电压输入端。所述第二参考电流输入端通过所述第八电阻与所述第六晶体管的发射极耦合，所述第二镜像电流输出端与所述第二电流补偿端耦合。第二偏置电路，所述第二偏置电路与所述第二偏置电压输入端耦合，用于调节所述第二电流补偿端的电压。优选的，所述第五晶体管的发射结面积减去所述第六晶体管的发射结面积等于所述第二晶体管的发射结面积。优选的，所述第二电流镜包括：第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管。所述第七NMOS管的源极和所述第八NMOS管的源极均接地，所述第七NMOS管的栅极和漏极以及所述第八NMOS管的栅极均与所述第十NMOS管的源极耦合，所述第十NMOS管的漏极为所述第二参考电流输入端，所述第七NMOS管的漏极与所述第九NMOS管的源极耦合，所述第九NMOS管的漏极为所述第二镜像电流输出端，所述第九NMOS管的栅极和所述第十NMOS管的栅极相连、且作为所述第二偏置电压输入端，所述第二偏置电压输入端用于外接电源，以引入偏置电压使得所述第九NMOS管和所述第十NMOS管均工作在饱和区。优选的，所述第二偏置电路包括：第十一NMOS管、第十二NMOS管、第五PMOS管和第九电阻。所述第五PMOS管的源极接电源端，所述第五PMOS管的栅极和漏极均与所述第十一NMOS管的漏极耦合，所述第十一NMOS管的栅极与所述第二偏置电压输入端耦合，所述第十二NMOS管的栅极和漏极均与所述第十一NMOS本文档来自技高网...

【技术保护点】
一种带隙基准电压产生装置，其特征在于，包括：主体电路，包括运算放大器、第一晶体管和第二晶体管，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极耦合，所述主体电路用于产生带隙基准电压；第一补偿电路，所述第一补偿电路的第一电流补偿端与所述反相输入端耦合，在非辐射条件下，所述第一电流补偿端的电压等于第一电压，在辐射条件下，所述第一补偿电路用于为所述反相输入端提供第一补偿电流，所述第一补偿电流等于所述第一晶体管在该辐射下的漏电流增加量；第二补偿电路，所述第二补偿电路的第二电流补偿端与所述同相输入端耦合，在非辐射条件下，所述第二电流补偿端的电压等于第二电压，在辐射条件下，所述第二补偿电路用于为所述同相输入端提供第二补偿电流，所述第二补偿电流等于所述第二晶体管在该辐射下的漏电流增加量；其中，所述第一电压为非辐射条件下独立的所述主体电路中所述反相输入端的电压，所述第二电压为非辐射条件下独立的所述主体电路中所述同相输入端的电压。

【技术特征摘要】
1.一种带隙基准电压产生装置，其特征在于，包括：主体电路，包括运算放大器、第一晶体管和第二晶体管，所述运算放大器的反相输入端与所述第一晶体管的发射极耦合，所述运算放大器的同相输入端与所述第二晶体管的发射极耦合，所述主体电路用于产生带隙基准电压；第一补偿电路，所述第一补偿电路的第一电流补偿端与所述反相输入端耦合，在非辐射条件下，所述第一电流补偿端的电压等于第一电压，在辐射条件下，所述第一补偿电路用于为所述反相输入端提供第一补偿电流，所述第一补偿电流等于所述第一晶体管在该辐射下的漏电流增加量；第二补偿电路，所述第二补偿电路的第二电流补偿端与所述同相输入端耦合，在非辐射条件下，所述第二电流补偿端的电压等于第二电压，在辐射条件下，所述第二补偿电路用于为所述同相输入端提供第二补偿电流，所述第二补偿电流等于所述第二晶体管在该辐射下的漏电流增加量；其中，所述第一电压为非辐射条件下独立的所述主体电路中所述反相输入端的电压，所述第二电压为非辐射条件下独立的所述主体电路中所述同相输入端的电压。2.如权利要求1所述的装置，其特征在于，所述第一补偿电路包括：第一漏电流生成电路，包括第三晶体管、第四晶体管、第四电阻和第五电阻，所述第三晶体管和所述第四晶体管的基极和集电极均接电源端，所述第四晶体管的发射极与所述第五电阻的一端耦合，所述第五电阻的另一端为所述第一电流补偿端，且在非辐射条件下，所述第三晶体管和所述第四晶体管的发射极电流相等，在辐射条件下，所述第四晶体管的漏电流增加量减去所述第三晶体管的漏电流增加量等于所述第一晶体管的漏电流增加量；第一电流镜，包括第一参考电流输入端、第一镜像电流输出端和第一偏置电压输入端，所述第一参考电流输入端通过所述第四电阻与所述第三晶体管的发射极耦合，所述第一镜像电流输出端与所述第一电流补偿端耦合；第一偏置电路，所述第一偏置电路与所述第一偏置电压输入端耦合，用于调节所述第一电流补偿端的电压。3.如权利要求2所述的装置，其特征在于，所述第四晶体管的发射结面积减去所述第三晶体管的发射结面积等于所述第一晶体管的发射结面积。4.如权利要求2所述的装置，其特征在于，所述第一电流镜包括：第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述第一NMOS管的源极和所述第二NMOS管的源极均接地，所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极均与所述第三NMOS管的源极耦合，所述第三NMOS管的漏极为所述第一参考电流输入端，所述第二NMOS管的漏极与所述第四NMOS管的源极耦合，所述第四NMOS管的漏极为所述第一镜像电流输出端，所述第三NMOS管的栅极和所述第四NMOS管的栅极相连、且作为所述第一偏置电压输入端，所述第一偏置电压输入端用于引入偏置电压，使得所述第三NMOS管和所述第四NMOS管均工作在饱和区。5.如权利要求2所述的装置，其特征在于，所述第一偏置电路包括：第五NMOS管、第六NMOS管、第四PMOS管和第六电阻，所述第四PMOS管的源极接电源端，所述第四PMOS管的栅极和漏极均与所述第五NMOS管的漏极耦合，所述第五NMOS管的栅极与所述第一偏置电压输入端耦合，所述第六NMOS管的栅极...

【专利技术属性】
技术研发人员：徐子轩，李博，刘海南，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11