半导体存储器设备及其制造方法技术

在对存储器元的写入操作中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能用于向对应于选定的存储器元的字线施加编程电压，并且使得被施加至与位于所述第一端部和选定的存储器元之间的第一未被选定的存储器元相对应的第一字线的电压高于被施加至与位于第二端部和选定的存储器元之间的第二未被选定的存储器元相对应的第二字线的电压。

Semiconductor memory equipment and its manufacturing methods

In the memory element write operation, when not less than the reference value to be supplied to the selected memory element of the threshold voltage, the control unit can be used for applying a programming voltage to the memory element corresponding to the selected word line voltage, the voltage of the first word line and which is applied to and at the end of the article and the selected memory element between the first unselected memory element corresponding to more than second yuan to be applied to the word line memory and positioned at the second end and a memory element selected among second unselected corresponding to the.

【技术实现步骤摘要】
半导体存储器设备及其制造方法相关申请的交叉引用本申请基于并且主张要求于2016年9月21日提交的在先日本专利申请No.2016-184250的优先权权益，在此通过引用将其全部内容并入本文。
下文所描述的实施例涉及半导体存储器设备及其制造方法。
技术介绍
近年来，尽管NAND型闪速存储器的微型化一直在进行，但是在数据写入操作过程中在各元件之间的干扰也变得严重。亦即，当数据被写入到NAND型闪速存储器中时，写入经过电压(writepassvoltage)被施加至未被选定的存储器元的栅极。写入经过电压是这样的电压：其将未被选定的存储器元设定到ON状态，但是不改变其阈值电压。相反，高于写入经过电压的编程电压被施加至经受写入的选定的存储器元的栅极。这改变了选定的存储器元的阈值电压。然而，由于微型化的进展所导致的相邻存储器元之间的元件间干扰，相邻存储器元的阈值电压发生改变的可能性越来越大。附图说明图1是根据第一实施例的非易失性半导体存储器设备的框图。图2是图示了在存储器元阵列1中包含的存储器块MB的结构的等效电路图。图3是图示了存储器指MF的结构的示意性透视图。图4是图示了存储器元MC的结构的示本文档来自技高网...

【技术保护点】
一种半导体存储器设备，包括：存储器元阵列，在所述存储器元阵列中，多个存储器元被串联地连接以形成存储器单元；字线，其被连接至所述多个存储器元的控制栅极；位线，其被连接至所述存储器单元的第一端部；源极线，其被连接至所述存储器单元的第二端部；以及控制单元，其控制所述存储器元阵列，其中，在对所述存储器元的写入操作中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能操作用于：向对应于选定的存储器元的字线施加编程电压，并且使得被施加至与位于所述第一端部和所述选定的存储器元之间的第一未被选定的存储器元相对应的第一字线的电压高于被施加至与位于所述第二端部和所述选定的存储器元之间的第二未被选定...

【技术特征摘要】
2016.09.21 JP 2016-1842501.一种半导体存储器设备，包括：存储器元阵列，在所述存储器元阵列中，多个存储器元被串联地连接以形成存储器单元；字线，其被连接至所述多个存储器元的控制栅极；位线，其被连接至所述存储器单元的第一端部；源极线，其被连接至所述存储器单元的第二端部；以及控制单元，其控制所述存储器元阵列，其中，在对所述存储器元的写入操作中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能操作用于：向对应于选定的存储器元的字线施加编程电压，并且使得被施加至与位于所述第一端部和所述选定的存储器元之间的第一未被选定的存储器元相对应的第一字线的电压高于被施加至与位于所述第二端部和所述选定的存储器元之间的第二未被选定的存储器元相对应的第二字线的电压。2.根据权利要求1所述的半导体存储器设备，其中，当要被提供至选定的存储器元的阈值电压不小于参考值时，被施加至所述第二字线的所述电压具有负值。3.根据权利要求1所述的半导体存储器设备，其中，在对所述存储器元的写入操作中，当要被提供至选定的存储器元的阈值电压小于参考值时，所述控制单元能操作用于：向对应于选定的存储器元的字线施加编程电压，并且使得被施加至与位于所述第一端部和所述选定的存储器元之间的第一未被选定的存储器元相对应的第一字线的电压等于被施加至与位于所述第二端部和所述选定的存储器元之间的第二未被选定的存储器元相对应的第二字线的电压。4.根据权利要求3所述的半导体存储器设备，其中，当要被提供至选定的存储器元的阈值电压不小于参考值时，被施加至所述第二字线的所述电压具有负值。5.根据权利要求1所述的半导体存储器设备，其中，当存在多条所述第二字线时，所述控制单元向更靠近所述选定的存储器元的第二字线施加更高的电压。6.根据权利要求1所述的半导体存储器设备，其中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能操作用于执行第一电压施加操作和第二电压施加操作，所述第一电压施加操作使得被施加至所述第一字线的电压高于被施加至所述第二字线的电压，并且所述第二电压施加操作使得被施加至所述第一字线的电压等于被施加至所述第二字线的电压。7.根据权利要求3所述的半导体存储器设备，其中，当要被提供至选定的存储器元的阈值电压不小于参考值时，所述控制单元能操作用于执行第一电压施加操作和第二电压施加操作，所述第一电压施加操作使得被施加至所述第一字线的电压高于被施加至所述第二字线的电压，并且所述第二电压施加操作使得被施加至所述第一字线的电压等于被施加至所述第二字线的电压。8.根据权利要求7所述的半导体存储器设备，其中，当要被提供至选定的存储器元的阈值电压不小于参考值时，被施加至所述第二字线的所述电压...

【专利技术属性】
技术研发人员：鸟山周一，堀井秀人，河井友也，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP