The implementation provides a memory device that can improve the characteristics of the action. The implementation of the memory device includes a first portion of the first semiconductor storage unit and a first transistor and a second portion of the semiconductor storage unit second and two transistors, the first and the second portion of the semiconductor junction region third transistors, third semiconductor on the third storage unit and four transistors, fourth of the fourth semiconductor storage unit and five, third and fourth transistors and semiconductor junction of region sixth transistor. During the period (TA), select the line with their respective first to fourth transistors (SGD, S, SGS S, SGM S, SGD US) applied on voltage, line selection respective to the fifth and six transistors (US, SGS US SGM) applied voltage disconnect, during (TC), to choose the line (SGD US, SGM US, SGS US) applied voltage disconnect, determine the word line (WL S) threshold voltage of the first memory cell.
【技术实现步骤摘要】
存储器设备[相关申请]本申请享有以日本专利申请2016-181534号(申请日:2016年9月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本实施方式涉及一种存储器设备。
技术介绍
已知有三维地排列有存储单元的NAND(NotAND,与非)型闪速存储器。
技术实现思路
实施方式提供一种能够提升动作特性的存储器设备。实施方式的存储器设备包含:第一存储器,包含设置在半导体层上方的第一半导体部上的第一存储单元、设置在所述半导体层与所述第一半导体部之间的第二半导体部上的第二存储单元、在所述第一存储单元上方设置在所述第一半导体部上的第一选择晶体管、在所述第二存储单元下方设置在所述第二半导体部上的第二选择晶体管、以及在所述第一与第二半导体部的交界区域设置在所述第一或第二半导体部上的第三选择晶体管;第二存储器,包含设置在所述半导体层上方的第三半导体部上的第三存储单元、设置在所述半导体层与所述第三半导体部之间的第四半导体部上的第四存储单元、在所述第三存储单元上方设置在所述第三半导体部上的第四选择晶体管、在所述第四存储单元下方设置在所述第四半导体部上的 ...
【技术保护点】
一种存储器设备,其特征在于具备:第一存储器,包含:第一存储单元,设置在半导体层上方的第一半导体部上;第二存储单元,设置在所述半导体层与所述第一半导体部之间的第二半导体部上;第一选择晶体管,在所述第一存储单元上方设置在所述第一半导体部上;第二选择晶体管,在所述第二存储单元下方设置在所述第二半导体部上;及第三选择晶体管,在所述第一及第二半导体部的交界区域设置在所述第一或第二半导体部上;第二存储器,包含:第三存储单元,设置在所述半导体层上方的第三半导体部上;第四存储单元,设置在所述半导体层与所述第三半导体部之间的第四半导体部上;第四选择晶体管,在所述第三存储单元上方设置在所述第三 ...
【技术特征摘要】
2016.09.16 JP 2016-1815341.一种存储器设备,其特征在于具备:第一存储器,包含:第一存储单元,设置在半导体层上方的第一半导体部上;第二存储单元,设置在所述半导体层与所述第一半导体部之间的第二半导体部上;第一选择晶体管,在所述第一存储单元上方设置在所述第一半导体部上;第二选择晶体管,在所述第二存储单元下方设置在所述第二半导体部上;及第三选择晶体管,在所述第一及第二半导体部的交界区域设置在所述第一或第二半导体部上;第二存储器,包含:第三存储单元,设置在所述半导体层上方的第三半导体部上;第四存储单元,设置在所述半导体层与所述第三半导体部之间的第四半导体部上;第四选择晶体管,在所述第三存储单元上方设置在所述第三半导体部上;第五选择晶体管,在所述第四存储单元下方设置在所述第四半导体部上;及第六选择晶体管,在所述第三及第四半导体部的交界区域设置在所述第三或第四半导体部上;第一字线,连接于所述第一及第三存储单元;第二字线,连接于所述第二及第四存储单元;第一选择栅极线,连接于所述第一选择晶体管;第二选择栅极线,连接于所述第二选择晶体管;第三选择栅极线,连接于所述第三选择晶体管;第四选择栅极线,连接于所述第四选择晶体管;第五选择栅极线,连接于所述第五选择晶体管;及第六选择栅极线,连接于所述第六选择晶体管;在与所述第一存储单元的阈值电压相关的第一判定动作时,在所述第一...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。