基于斩波调制技术的抗辐射基准电压源制造技术

本发明专利技术涉及模拟集成电路设计领域，为消除由于辐射引起的器件失配与运放输入端失调电压的影响，提高基准电压源的精度。本发明专利技术，基于斩波调制技术的抗辐射基准电压源，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端。本发明专利技术主要应用于模拟集成电路设计场合。

Anti radiation reference voltage source based on chopper modulation

The invention relates to the field of analog integrated circuit design, so as to eliminate the mismatch of radiation caused by the radiation and the influence of the offset voltage of the input port of the operational amplifier, and improve the accuracy of the reference voltage source. The present invention, anti radiation reference voltage source based on chopper modulation technique, composed of 3 PMOS P2, P3, P1, three R2, R3, R1 resistance, a chopper modulation switch and an operational amplifier; P1, P2 gate source and drain pipe is connected PWM switch P1 in1 terminal, out1 terminal switch chopper modulation of A points, A points are connected to the positive end of operational amplifier, resistor R2 connected to point A and the reference output voltage Vref; P2 transistor connected chopper modulation switch in2 end switch chopper modulation out2 connected to B, and B the operational amplifier of the negative terminal. The invention is mainly used in analog integrated circuit design.

【技术实现步骤摘要】
基于斩波调制技术的抗辐射基准电压源
本专利技术涉及模拟集成电路设计领域，具体涉及一种抗辐射加固的基准电压源。
技术介绍
基准电压源为模拟电路提供稳定的偏置电压。在任何模拟电路中，都会存在寄生噪声，温度漂移和电源抑制都会对电压基准的精度造成影响。而当基准电压源电路工作在辐射环境中，主要会引发两种辐射效应，总剂量效应(TID)和单粒子效应(SEE)。TID会导致MOS管阈值电压漂移，NMOS管器件内部漏电与器件间漏电。SEE对基准电压源电路主要会造成单粒子锁定现象(SEL)，即当高能带电粒子穿过CMOS电路的PN/PN结构时，电离作用会使CMOS电路中的可控硅结构被触发导通，由此在电源与地之间形成低电阻大电流通路。如图1所示，对于传统的基准电压电路，TID的影响会造成运放输入端的失调电压会随着辐射剂量波动，电流镜P3与P4的失调，MOS管P1与P2的失调，这些失调不可避免地对电压基准的精度产生影响。
技术实现思路
为克服现有技术的不足，本专利技术旨在提出一种基于斩波调制技术的基准电压产生电路，消除了由于辐射引起的器件失配与运放输入端失调电压的影响，提高基准电压源的精度。本专利技术采用的技术方案是，基于斩波调制技术的抗辐射基准电压源，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间。P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。斩波调制开关的工作方式为：in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制器的两个输出端，当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。斩波运算放大器由2个斩波调制开关，差分放大器A1，运算放大器A2和1个低通滤波器组成，它的连接方式如下：斩波运算放大器的输入正端接斩波调制器1的in1端，输入负端接斩波调制器的1的in2端，out1端接差分放大器A1的正输入端，out2端接差分放大器A1的负输入端。差分放大器A1的负向输出端接斩波调制器2的in1端，正向输出端接斩波调制器2的in2端，斩波调制器的out1端接运算放大器的负输入端，out2端接运算放大器的正输入端。运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出。斩波调制放大器的工作原理如下：在相位1阶段，VIN是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；在经过低通滤波器后VF＝AVIN。抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，I1为通过电阻R2的电流，I2为通过电阻R3的电流，抗辐射基准电压源的工作原理如下，R3＝nR2：当处于相位1阶段时，输入失调电压等效为VOS，当处于相位2阶段时，输入失调电压等效为-VOSVp1(I1)为处于相位1时，流过电流为I1时P1源端电压，Vp2(I2)为处于相位1时，流过电流为I2时P2源端电压；Vp1(I2)为处于相位2时，流过电流为I2时P1源端电压，Vp2(I1)为处于相位2时，流过电流为I1时P2源端电压。由于斩波调制放大器输出端前有低通滤波器，电流和基准输出电压Vref就变成相位1和相位2的平均值；滤波后的电流I1为：滤波后的电流I2为：以上公式也证明了MOS管的失配被消除；由公式可见，运放的失调电压最终被消除，基准电压源输出端的最终失调电压为MOS管P1与P2的失调电压平均值。本专利技术的特点及有益效果是：本专利技术利用斩波调制技术，有效消除了辐射效应对基准电压源输出电压失调的影响，保证了基准电压源的精度。附图说明：图1传统基准电压源电路图。图2斩波调制开关、斩波运算放大器结构图，图中：(a)斩波调制开关；(b)斩波运算放大器。图3抗辐射基准电压源电路。具体实施方式本专利技术利用斩波调制技术可以在一定程度上消除辐射诱导失调对基准电压的影响，同时利用通用技术对MOS器件漏电和SEL进行抗辐射加固。本专利技术的连接方式如下：所述基于斩波调制技术的基准电压产生电路包括3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器。P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间。P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。图2(a)为斩波调制开关的原理图，in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制开关的两个输出端。当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。图2(b)为斩波调制放大器内部结构图，斩波运算放大器的输入正端接斩波调制器1的in1端，输入负端接斩波调制器的1的in2端，out1端接差分放大器A1的正输入端，out2端接差分放大器A1的负输入端。差分放大器A1的负向输出端接斩波调制器2的in1端，正向输出端接斩波调制器2的in2端，斩波调制器的out1端接运算放大器的负输入端，out2端接运算放大器的正输入端。运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出。斩波调制放大器的工作原理如下：在相位1阶段，是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；在经过低通滤波器后VF＝AVIN。抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，I1为通过电阻R2的电流，I2为通过电阻R3的电流，抗辐射基准电压源的工作原理如下，假设R3＝nR2：当处于相位1阶段时，输入失调电压等效为VOS，当处于相位2阶段时，输入失调电压等效为-Vp1(I1)为处于相位1时，流过电流为I1时P1源端电压，Vp2(I2)为处于相位1时，流过电流为I2时P2源端电压；Vp1(I2)为处于相位2时，流过电流为I2时P1源端电压，Vp2(I1)为处于相位2时，流过电流为I1时P2源端电压。由于斩波调制放大器输出端前有低通滤波器，电流和基准输出电压Vref就变成相位1和相位2的平均值；滤波后的电流I1为：滤波后的电流I2为：以上公式也证明了MOS管的失配被消除。由公式可见，运本文档来自技高网...

【技术保护点】
一种基于斩波调制技术的抗辐射基准电压源，其特征是，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间，P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。

【技术特征摘要】
1.一种基于斩波调制技术的抗辐射基准电压源，其特征是，由3个PMOS管P1，P2，P3，三个电阻R1，R2，R3，一个斩波调制开关以及一个斩波运算放大器组成；P1，P2管的栅源与地相接，P1的漏端接斩波调制开关的in1端，斩波调制开关的out1端接A点，A点接斩波运算放大器的正端，电阻R2接A点和基准电压输出Vref之间；P2管的漏端接斩波调制开关的in2端，斩波调制开关的out2端接B点，而且B点接斩波运算放大器的负端，电阻R3接B点与基准电压输出Vref之间，P3管的源端接电压源，漏端接基准电压输出Vref，P3管的栅端接斩波运算放大器的输出。2.如权利要求1所述的基于斩波调制技术的抗辐射基准电压源，其特征是，斩波调制开关的工作方式为：in1，in2为斩波调制开关的两个输入端，out1与out2为斩波调制器的两个输出端，当时钟处于相位1时，in1接out1，in2接out2；当时钟处于相位2时，in1接out2，in2接out1。3.如权利要求1所述的基于斩波调制技术的抗辐射基准电压源，其特征是，斩波运算放大器由2个斩波调制开关，差分放大器A1，运算放大器A2和1个低通滤波器组成，它的连接方式如下：斩波运算放大器的输入正端接斩波调制器1的in1端，输入负端接斩波调制器的1的in2端，out1端接差分放大器A1的正输入端，out2端接差分放大器A1的负输入端。差分放大器A1的负向输出端接斩波调制器2的in1端，正向输出端接斩波调制器2的in2端，斩波调制器的out1端接运算放大器的负输入端，out2端接运算放大器的正输入端。运算放大器A2的输出端接低通滤波器，低通滤波器的输出即为斩波运算放大器的输出。4.如权利要求3所述的基于斩波调制技术的抗辐射基准电压源，其特征是，斩波调制放大器的工作原理如下：在相位1阶段，VIN是输入信号，VOS1为差分放大器A1的失调电压，VOS2为运算放大器A2的失调电压，令为全部的输入失调电压，令A＝A1A2，VF＝A(VIN+VOS)，同理，在相位2阶段，VF＝A(VIN-VOS)；在经过低通滤波器后VF＝AVIN。5.如权利要求3所述的基于斩波调制技术的抗辐射基准电压源，其特征是，抗辐射基准电压源电路中，ΔV1，ΔV2与ΔV3分别为PMOS管P1，P2，P3受辐射后的失调电压，...

【专利技术属性】
技术研发人员：高静，丁英光，徐江涛，史再峰，聂凯明，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12