基准电流产生电路中的内部电源产生电路制造技术

本发明专利技术公开了一种基准电流产生电路中的内部电源产生电路，包括由第一和二条件路径形成的正温度系数电流产生电路和第一和二电流源，第一PMOS管，第一和二NMOS管；第一PMOS管的栅极连接正温度系数电流产生电路提供的具有正温度系数的参考电压，第一NMOS管和第一PMOS管的源极连接，第一NMOS管的栅极和漏极和第二NMOS管的栅极连接在第一节点；第一PMOS管的漏极为第二节点；第一节点和第二节点串联在第一电流源和第一条路径之间或者在第二电流源和第二条路径之间；第二NMOS管的漏极连接电源电压，第二NMOS管的源极输出内部电源。本发明专利技术能节约电流路径以及能同时提高内部电源的温度特性。

An internal power generation circuit in a reference current generating circuit

【技术实现步骤摘要】
基准电流产生电路中的内部电源产生电路
本专利技术涉及一种半导体集成电路，特别是涉及一种基准电流产生电路中的内部电源产生电路。
技术介绍
在如1.8V～5.5V的高压模拟电路中经常使用内部电源或数字电源来为基本数字电路提供驱动以降低电源电压影响或动态功耗或时序偏差。内部电源产生方法分为闭环(反馈)和开环方法。其中开环方法实现比较简单，应用广泛。传统开环内部电源产生电路使用两路电流支路就可以实现，内部电源产生电路的两路电流支路通常和基准电流产生电路的两路电流支路集成在一起。如图1所示，是现有基准电流产生电路中的内部电源产生电路的电路图；NMOS管N101和N102都工作于亚阈值区，且NMOS管N102的沟道的宽长比大于NMOS管N101的沟道的宽长比；这样NMOS管N102的漏极电压VR101为NMOS管N101和N102的栅源电压差即Vgsn101-Vgsn102,Vgsn101表示NMOS管N101的栅源电压，Vgsn102表示NMOS管N102的栅源电压。电流源IP101和IP102呈镜像电流结构，电流的大小由VR101除以电阻R101确定；由于NMOS管N101和N102都工作于亚阈值区，故二者的栅源电压差即VR101呈正的温度系数。基准电流产生电路的输出端还会形成负的温度系数的结构来和VR101的正温度系数抵消，基准电流产生电路的输出端结构和本专利技术的内部电源产生电路无关，这里不再详细描述。图1中的内部电源产生电路包括NMOS管N103、N104、N105和N106以及PMOS管P101，内部电源产生电路的电流源IP103和电流源IP101和IP102呈镜像电流结构。由NMOS管N106的源极输出内部电源VPWRI。由图1所示可知，VPWRI＝Vgsn3+Vgsp1+Vgsn4-Vgsn6-------------------(1)。
技术实现思路
本专利技术所要解决的技术问题是提供一种基准电流产生电路中的内部电源产生电路，能节约电流路径以及能同时提高内部电源的温度特性。为解决上述技术问题，本专利技术提供的基准电流产生电路中的内部电源产生电路中基准电流产生电路包括由第一条路径和第二条件路径形成的正温度系数电流产生电路和呈镜像关系的第一电流源和第二电流源；正温度系数电流的大小为所述正温度系数电流产生电路形成的具有正温度系数的参考电压除以第一电阻。内部电源产生电路包括第一PMOS管，第一NMOS管和第二NMOS管，所述第一PMOS管的栅极连接参考电压，所述第一NMOS管的源极连接所述第一PMOS管的源极，所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极连接在一起并令连接点为第一节点；令所述第一PMOS管的漏极为第二节点。所述第一节点连接所述第一电流源的输出节点，所述第二节点连接所述第一条路径的输出节点，所述第二条路径的输出节点连接所述第二电流源的输出节点；或者，所述第一节点连接所述第二电流源的输出节点，所述第二节点连接所述第二条路径的输出节点，所述第一条路径的输出节点连接所述第一电流源的输出节点。所述第二NMOS管的漏极连接电源电压，所述第二NMOS管的源极输出内部电源。进一步的改进是，所述第一条路径包括第三NMOS管，所述第二条路径包括第四NMOS管和所述第一电阻。所述第三NMOS管的漏极和栅极连接所述第四NMOS管的栅极，所述第三NMOS管的源极接地，所述第四NMOS管的源极通过所述第一电阻接地；所述第三NMOS管的漏极为所述第一条路径的输出节点，所述第四NMOS管的漏极为所述第二条路径的输出节点；所述第四NMOS管的源极输出所述参考电压。进一步的改进是，所述内部电源产生电路还包括第五NMOS管，所述第五NMOS管的源极接地，所述第五NMOS管的栅极连接偏置电压，所述第五NMOS管的漏极连接所述第二NMOS管的源极。进一步的改进是，所述偏置电压由所述正温度系数电流产生电路提供。进一步的改进是，所述内部电源产生电路还包括第五NMOS管，所述第五NMOS管的源极接地，所述第五NMOS管的栅极连接所述第三NMOS管的栅极，所述第五NMOS管的漏极连接所述第二NMOS管的源极。进一步的改进是，所述第一电流源包括第二PMOS管；所述第二PMOS管的源极接电源电压，所述第二PMOS管的漏极作为所述第一电流源的输出节点。所述第二电流源包括第三PMOS管，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极作为所述第二电流源的输出节点。所述第二PMOS管的栅极和所述第三PMOS管的栅极连接。进一步的改进是，所述第四NMOS管的沟道的宽长比大于所述第三NMOS管的沟道的宽长比。进一步的改进是，所述第三NMOS管和所述第四NMOS管都工作于亚阈值区。本专利技术直接采用了基准电流产生电路的一条电流路径来作为内部电源产生电路的一条电流路径，从而能节省一条电流路径，这有利于节约电路面积，减少功耗。另外，本专利技术内部电源的电压叠加电路中直接采用了基准电流产生电路本身所具有的具有正温度系数的参考电压，和现有的内部电源相比，本专利技术在内部电源中叠加了正温度系数的参考电压后能提高内部电源的温度特性,也即本专利技术在现有的具有负温度系数的内部电源的基础上叠加了正温度系数的参考电压，从而使内部电源的温度系数变好即内部电源随温度变化会更小。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有基准电流产生电路中的内部电源产生电路的电路图；图2是本专利技术实施例基准电流产生电路中的内部电源产生电路的电路图；图3是本专利技术实施例电路和现有电路的输出端NMOS管的栅极电压的温度曲线。具体实施方式如图2所示，是本专利技术实施例基准电流产生电路中的内部电源产生电路的电路图；本专利技术实施例基准电流产生电路中的内部电源产生电路中基准电流产生电路包括由第一条路径和第二条件路径形成的正温度系数电流产生电路和呈镜像关系的第一电流源IP1和第二电流源IP2；正温度系数电流的大小为所述正温度系数电流产生电路形成的具有正温度系数的参考电压VR除以第一电阻R1。内部电源产生电路包括第一PMOS管P1，第一NMOS管N1和第二NMOS管N2，所述第一PMOS管P1的栅极连接参考电压VR，所述第一NMOS管N1的源极连接所述第一PMOS管P1的源极，所述第一NMOS管N1的栅极和漏极以及所述第二NMOS管N2的栅极连接在一起并令连接点为第一节点；令所述第一PMOS管P1的漏极为第二节点。所述第一节点连接所述第一电流源IP1的输出节点，所述第二节点连接所述第一条路径的输出节点，所述第二条路径的输出节点连接所述第二电流源IP2的输出节点。在其它实施例中也能为：所述第一节点连接所述第二电流源IP2的输出节点，所述第二节点连接所述第二条路径的输出节点，所述第一条路径的输出节点连接所述第一电流源IP1的输出节点。所述第二NMOS管N2的漏极连接电源电压VPWR，所述第二NMOS管N2的源极输出内部电源VPWRI。本专利技术实施例中，所述第一条路径包括第三NMOS管N3，所述第二条路径包括第四NMOS管N4和所述第一电阻R1。所述第三NMOS管N3的漏极和栅极连接所述第四NMOS管N4的栅极，所述第三NMOS管N3的源极接地，所述第四NMOS管N4的源极通过所述第一电阻R1本文档来自技高网...

【技术保护点】
一种基准电流产生电路中的内部电源产生电路，其特征在于：基准电流产生电路包括由第一条路径和第二条件路径形成的正温度系数电流产生电路和呈镜像关系的第一电流源和第二电流源；正温度系数电流的大小为所述正温度系数电流产生电路形成的具有正温度系数的参考电压除以第一电阻；内部电源产生电路包括第一PMOS管，第一NMOS管和第二NMOS管，所述第一PMOS管的栅极连接参考电压，所述第一NMOS管的源极连接所述第一PMOS管的源极，所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极连接在一起并令连接点为第一节点；令所述第一PMOS管的漏极为第二节点；所述第一节点连接所述第一电流源的输出节点，所述第二节点连接所述第一条路径的输出节点，所述第二条路径的输出节点连接所述第二电流源的输出节点；或者，所述第一节点连接所述第二电流源的输出节点，所述第二节点连接所述第二条路径的输出节点，所述第一条路径的输出节点连接所述第一电流源的输出节点；所述第二NMOS管的漏极连接电源电压，所述第二NMOS管的源极输出内部电源。

【技术特征摘要】
1.一种基准电流产生电路中的内部电源产生电路，其特征在于：基准电流产生电路包括由第一条路径和第二条件路径形成的正温度系数电流产生电路和呈镜像关系的第一电流源和第二电流源；正温度系数电流的大小为所述正温度系数电流产生电路形成的具有正温度系数的参考电压除以第一电阻；内部电源产生电路包括第一PMOS管，第一NMOS管和第二NMOS管，所述第一PMOS管的栅极连接参考电压，所述第一NMOS管的源极连接所述第一PMOS管的源极，所述第一NMOS管的栅极和漏极以及所述第二NMOS管的栅极连接在一起并令连接点为第一节点；令所述第一PMOS管的漏极为第二节点；所述第一节点连接所述第一电流源的输出节点，所述第二节点连接所述第一条路径的输出节点，所述第二条路径的输出节点连接所述第二电流源的输出节点；或者，所述第一节点连接所述第二电流源的输出节点，所述第二节点连接所述第二条路径的输出节点，所述第一条路径的输出节点连接所述第一电流源的输出节点；所述第二NMOS管的漏极连接电源电压，所述第二NMOS管的源极输出内部电源。2.如权利要求1所述的基准电流产生电路中的内部电源产生电路，其特征在于：所述第一条路径包括第三NMOS管，所述第二条路径包括第四NMOS管和所述第一电阻；所述第三NMOS管的漏极和栅极连接所述第四NMOS管的栅极，所述第三NMOS管的源极接地，所述第四NMOS管的源极通过所述第一电阻接地；所述第三NMOS管的漏极为所述第一条路径的输出节点，所述第四NMOS管的漏极为所述第二条路径的输出节点...

【专利技术属性】
技术研发人员：袁志勇，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31