LDMOS器件制造技术

本发明专利技术公开了一种LDMOS器件，包括：漂移区，体区；由栅介质层和多晶硅栅叠加形成的栅极结构，源区和漏区；在漏区的外侧的漂移区中形成有由P+区组成的空穴注入区；空穴注入区的深度大于漏区的深度；在积累层区域中形成有由N型掺杂区组成的电荷存储区；空穴注入区在器件导通时提供空穴注入以减少导通电阻，电荷存储区用于对空穴漂移进行阻挡。电荷存储区的掺杂浓度大于漂移区的掺杂浓度以及电荷存储区的掺杂浓度小于体区的掺杂浓度，使器件截止时漂移区的耗尽由体区和漂移区的掺杂浓度决定。本发明专利技术能降低器件的导通电阻，同时保持良好的击穿电压。

LDMOS device

The invention discloses a LDMOS device, including: body region drift region by a gate structure; the gate dielectric layer and the polysilicon gate is formed by stacking, source and drain regions are composed of P+; the hole injection region is formed in the drain region of the lateral drift region; hole injection zone depth is greater than the drain region the depth of a charge storage region; composed of N type doped region in the accumulation layer is formed in a region; hole injection hole in the device is turned on to provide injection to reduce the resistance, charge storage area for blocking hole drift. The doping concentration in the charge storage area is larger than that in the drift region and the doping concentration in the charge storage area is smaller than that in the bulk area. The depletion of the drift region is decided by the doping concentration in the body region and the drift region. The invention can reduce the conduction resistance of the device, while maintaining a good breakdown voltage.

【技术实现步骤摘要】
LDMOS器件
本专利技术涉及一种半导体集成电路，特别是涉及一种LDMOS器件。
技术介绍
如图1所示，是现有LDMOS器件的结构示意图；现有LDMOS器件包括：N型掺杂的漂移区102。所述漂移区102由深N阱组成。所述深N阱形成于半导体衬底101表面。较佳为，所述半导体衬底101为P型掺杂。所述半导体衬底101为硅衬底。P型掺杂的体区103，所述体区103的结深小于所述漂移区102的结深，所述体区103和所述漂移区102横向交叠。由栅介质层104和多晶硅栅105叠加形成的栅极结构，所述多晶硅栅105覆盖所述体区103的表面且所述多晶硅栅105的第二侧面延伸到所述漂移区102的表面；被所述多晶硅栅105所覆盖的所述体区103表面用于形成沟道，被所述多晶硅栅105所覆盖的所述漂移区102为积累层区域。较佳为，所述栅介质层104为栅氧化层。由N+区组成的源区106形成于所述体区103表面并和所述多晶硅栅105的第一侧面自对准。由N+区组成的漏区107形成于所述漂移区102表面并和所述多晶硅栅105的第二侧面相隔一段距离。在所述体区103的表面还形成有由P+区组成的体引出接触区108。所述源区106和所述体引出接触区108都通过接触孔连接到由正面金属层组成的源极。所述漏区107都通过接触孔连接到由正面金属层组成的漏极。所述多晶硅栅105的顶部通过接触孔连接到由正面金属层组成的栅极。图1所示的现有器件的导通电阻为：Rsp＝Rcs+Rch+Ra+Rdrift+Rcd；其中Rsp表示导通电阻，Rcs为源接触电阻；Rch为沟道电阻；Ra为积累层电阻，也即被多晶硅栅105所覆盖的漂移区102的电阻；Rdrift为漂移区电阻；Rcd为漏接触电阻；对于高压LDMOS：Rdrift占很大比例。
技术实现思路
本专利技术所要解决的技术问题是提供一种LDMOS器件，能降低器件的导通电阻。为解决上述技术问题，本专利技术提供的LDMOS器件包括：N型掺杂的漂移区。P型掺杂的体区，所述体区的结深小于所述漂移区的结深，所述体区和所述漂移区横向交叠。由栅介质层和多晶硅栅叠加形成的栅极结构，所述多晶硅栅覆盖所述体区的表面且所述多晶硅栅的第二侧面延伸到所述漂移区的表面；被所述多晶硅栅所覆盖的所述体区表面用于形成沟道，被所述多晶硅栅所覆盖的所述漂移区为积累层区域。源区形成于所述体区表面并和所述多晶硅栅的第一侧面自对准。漏区形成于所述漂移区表面并和所述多晶硅栅的第二侧面相隔一段距离。在所述漏区的外侧的所述漂移区中形成有由P+区组成的空穴注入区；所述空穴注入区的深度大于所述漏区的深度；在所述积累层区域中形成有由N型掺杂区组成的电荷存储区；所述空穴注入区在器件导通时提供空穴注入以减少导通电阻，所述电荷存储区用于对空穴漂移进行阻挡。所述电荷存储区的掺杂浓度大于所述漂移区的掺杂浓度以及所述电荷存储区的掺杂浓度小于所述体区的掺杂浓度，使器件截止时所述漂移区的耗尽由所述体区和所述漂移区的掺杂浓度决定。进一步的改进是，所述空穴注入区的结深小于等于所述漂移区的结深。进一步的改进是，所述电荷存储区的结深和所述空穴注入区的结深相当。进一步的改进是，所述漂移区由深N阱组成。进一步的改进是，所述深N阱形成于半导体衬底表面。进一步的改进是，所述半导体衬底为P型掺杂。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，所述栅介质层为栅氧化层。进一步的改进是，在所述体区的表面还形成有由P+区组成的体引出接触区。进一步的改进是，所述源区和所述体引出接触区都通过接触孔连接到由正面金属层组成的源极。进一步的改进是，所述空穴注入区和所述漏区横向接触。进一步的改进是，所述空穴注入区和所述漏区都通过接触孔连接到由正面金属层组成的漏极。进一步的改进是，所述多晶硅栅的顶部通过接触孔连接到由正面金属层组成的栅极。本专利技术通过在漏区外侧设置结深较大的由P+区组成的空穴注入区，空穴注入区能在器件导通时注入空穴到漂移区中，从而能降低器件的漂移区电阻，进而能降低器件的导通电阻；同时，本专利技术根据空穴注入区在积累层区域的漂移区中设置了电荷存储区，电荷存储区能够对注入到漂移区中的空穴进行阻挡，防止空穴通过积累层区域并进而进入到体区，从而消除注入的空穴对沟道的影响。本专利技术的空穴注入区由于设置在漏区的外侧，在器件截止时对漂移区的耗尽无影响，从而不影响器件的击穿电压；同时，本专利技术的电荷存储区的掺杂浓度小于体区的掺杂浓度以及大于漂移区的掺杂浓度，使得电荷存储区不对漂移区的耗尽产生巨大影响，漂移区的耗尽主要是由体区和漂移区之间形成的PN结的耗尽，故器件的击穿主要是由体区和漂移区的耗尽决定，所以本专利技术的电荷存储区也不会对击穿电压产生较大影响，也即本专利技术能保持良好的击穿电压。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有LDMOS器件的结构示意图；图2是本专利技术实施例LDMOS器件的结构示意图；图3是图2的截止状态时的耗尽区的示意图；图4是图2的导通状态时的空穴注入的示意图。具体实施方式如图2所示，是本专利技术实施例LDMOS器件的结构示意图；本专利技术实施例LDMOS器件包括：N型掺杂的漂移区2。所述漂移区2由深N阱组成。所述深N阱形成于半导体衬底1表面。较佳为，所述半导体衬底1为P型掺杂。所述半导体衬底1为硅衬底。P型掺杂的体区3，所述体区3的结深小于所述漂移区2的结深，所述体区3和所述漂移区2横向交叠。由栅介质层4和多晶硅栅5叠加形成的栅极结构，所述多晶硅栅5覆盖所述体区3的表面且所述多晶硅栅5的第二侧面延伸到所述漂移区2的表面；被所述多晶硅栅5所覆盖的所述体区3表面用于形成沟道，被所述多晶硅栅5所覆盖的所述漂移区2为积累层区域。较佳为，所述栅介质层4为栅氧化层。由N+区组成的源区6形成于所述体区3表面并和所述多晶硅栅5的第一侧面自对准。由N+区组成的漏区7形成于所述漂移区2表面并和所述多晶硅栅5的第二侧面相隔一段距离。在所述漏区7的外侧的所述漂移区2中形成有由P+区组成的空穴注入区9；所述空穴注入区9的深度大于所述漏区7的深度，且所述空穴注入区9的结深小于等于所述漂移区2的结深。所述空穴注入区9和所述漏区7横向接触。在所述积累层区域中形成有由N型掺杂区组成的电荷存储区10；所述电荷存储区10的结深和所述空穴注入区9的结深相当。所述空穴注入区9在器件导通时提供空穴注入以减少导通电阻，所述电荷存储区10用于对空穴漂移进行阻挡。所述电荷存储区10的掺杂浓度大于所述漂移区2的掺杂浓度以及所述电荷存储区10的掺杂浓度小于所述体区3的掺杂浓度，使器件截止时所述漂移区2的耗尽由所述体区3和所述漂移区2的掺杂浓度决定。在所述体区3的表面还形成有由P+区组成的体引出接触区8。所述源区6和所述体引出接触区8都通过接触孔连接到由正面金属层组成的源极。所述空穴注入区9和所述漏区7都通过接触孔连接到由正面金属层组成的漏极。所述多晶硅栅5的顶部通过接触孔连接到由正面金属层组成的栅极。如图3所示，是图2的截止状态时的耗尽区的示意图；在截止状态下，栅极电压即Vg为0V，源极电压即Vs为0V，漏极电压即Vd大于0V，由于栅源电压相等，故沟道为未形成，器件截止，漏极电压和源极电压使得体区和漂移区之间形成耗尽，耗尽区中包括标记201本文档来自技高网...

【技术保护点】
一种LDMOS器件，其特征在于，包括：N型掺杂的漂移区；P型掺杂的体区，所述体区的结深小于所述漂移区的结深，所述体区和所述漂移区横向交叠；由栅介质层和多晶硅栅叠加形成的栅极结构，所述多晶硅栅覆盖所述体区的表面且所述多晶硅栅的第二侧面延伸到所述漂移区的表面；被所述多晶硅栅所覆盖的所述体区表面用于形成沟道，被所述多晶硅栅所覆盖的所述漂移区为积累层区域；源区形成于所述体区表面并和所述多晶硅栅的第一侧面自对准；漏区形成于所述漂移区表面并和所述多晶硅栅的第二侧面相隔一段距离；在所述漏区的外侧的所述漂移区中形成有由P+区组成的空穴注入区；所述空穴注入区的深度大于所述漏区的深度；在所述积累层区域中形成有由N型掺杂区组成的电荷存储区；所述空穴注入区在器件导通时提供空穴注入以减少导通电阻，所述电荷存储区用于对空穴漂移进行阻挡；所述电荷存储区的掺杂浓度大于所述漂移区的掺杂浓度以及所述电荷存储区的掺杂浓度小于所述体区的掺杂浓度，使器件截止时所述漂移区的耗尽由所述体区和所述漂移区的掺杂浓度决定。

【技术特征摘要】
1.一种LDMOS器件，其特征在于，包括：N型掺杂的漂移区；P型掺杂的体区，所述体区的结深小于所述漂移区的结深，所述体区和所述漂移区横向交叠；由栅介质层和多晶硅栅叠加形成的栅极结构，所述多晶硅栅覆盖所述体区的表面且所述多晶硅栅的第二侧面延伸到所述漂移区的表面；被所述多晶硅栅所覆盖的所述体区表面用于形成沟道，被所述多晶硅栅所覆盖的所述漂移区为积累层区域；源区形成于所述体区表面并和所述多晶硅栅的第一侧面自对准；漏区形成于所述漂移区表面并和所述多晶硅栅的第二侧面相隔一段距离；在所述漏区的外侧的所述漂移区中形成有由P+区组成的空穴注入区；所述空穴注入区的深度大于所述漏区的深度；在所述积累层区域中形成有由N型掺杂区组成的电荷存储区；所述空穴注入区在器件导通时提供空穴注入以减少导通电阻，所述电荷存储区用于对空穴漂移进行阻挡；所述电荷存储区的掺杂浓度大于所述漂移区的掺杂浓度以及所述电荷存储区的掺杂浓度小于所述体区的掺杂浓度，使器件截止时所述漂移区的耗尽由所述体区和所述漂移区的掺杂浓度决定。2.如权利要求1所述的LDMOS器件，其特征在于：所述空穴注入区的结深小于等于所述漂移区的结深。3.如权利要求1或2...

【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31