针对碳化硅超结功率装置的有源区设计制造方法及图纸

本说明书中公开的主题涉及碳化硅(SiC)功率装置，并且更确切地说，涉及SiC超结(SJ)功率装置的有源区设计。SiC‑SJ装置包括具有一个或多个电荷平衡(CB)层有源区。每个CB层包括具有第一导电型的半导体层和设置在所述半导体层表面中具有第二导电型的多个浮置区。所述多个浮置区和所述半导体层均被配置成大体上耗尽以在反偏压施加至所述SiC‑SJ装置时提供来自离子掺杂剂的大体上等量的电荷。

Design of active region for SiC hyperjunction power unit

The topics disclosed in this specification involve the silicon carbide (SiC) power device, and more specifically, the active area design involving the SiC overjunction (SJ) power device. SiC SJ device includes one or more charge balance (CB) layer active region. Each CB layer includes a semiconductor layer with a first conductive type and a plurality of floating areas with a second conductive type in the surface of the semiconductor layer. The plurality of floating region and the semiconductor layer is configured to substantially depleted provides substantially equal charge from ion dopant to applied to the SiC SJ device in the anti bias.

【技术实现步骤摘要】
【国外来华专利技术】针对碳化硅超结功率装置的有源区设计
本说明书中公开的主题涉及碳化硅(SiC)功率装置，并且更确切地说，涉及SiC超结功率装置的有源区设计。
技术介绍
对于半导体功率装置，超结(也称为电荷平衡)设计提供若干优点。例如，超结装置相对于传统的单极装置设计展示出电阻减少且每单位面积的传导损耗减少。在硅(Si)超结装置中，可以通过将多个第一掺杂剂型(例如，p型)竖直柱注入或扩散到第二掺杂剂型(例如，n型)Si装置层中形成有源区。这些Si超结装置的竖直柱延伸穿过Si外延装置层的厚度(例如，几十微米)，这可以使用现有的Si外延、注入和/或扩散方法来实现。然而，在碳化硅(SiC)中，掺杂剂比在Si中具有明显更低的扩散系数/注入范围。因此，当使用作为典型Si处理的注入能量将特征(例如，竖直电荷平衡区)成型为SiC外延层时，掺杂剂不能够如其穿透到Si层那样深地穿透到SiC层中。例如，用于Si装置制造的典型商业离子植入系统实现多达约380千电子伏特的掺杂剂注入能量。此类注入能量仅实现掺杂剂注入到SiC外延层的表面中至大约0.5μm与大约1μm之间的最大深度。
技术实现思路
在实施例中，SiC-SJ装置包括具有一个或多个电荷平衡(CB)层的有源区。每个CB层包括具有第一导电型的半导体层和设置在所述半导体层表面中具有第二导电型的多个浮置区。所述多个浮置区和半导体层均被配置成大体上耗尽以在反偏压施加至SiC-SJ装置时提供来自离子掺杂剂的大体上等量的电荷。在实施例中，一种制造碳化硅(SiC)超结(SJ)装置的方法包括：通过在SiC衬底层之上形成具有第一导电型的第一半导体层并且将具有第二导电型的第一多个浮置区注入到第一半导体层中来制造第一电荷平衡(CB)层。第一多个浮置区的掺杂浓度在大约2×1016cm-3与大约1×1018cm-3之间。另外，第一多个浮置区之间的间隔大于或等于第一半导体层的厚度的10％且小于或等于第一半导体层的厚度。附图说明当参考附图阅读以下详细描述时，本专利技术的这些及其它特征、方面和优点将变得更好理解，在所有图中相同的标记表示相同的部件，在附图中：图1的示意图示出根据本专利技术方法的多层碳化硅超结(SiC-SJ)肖特基二极管的有源区的横截面视图，所述SiC-SJ肖特基二极管具有包括浮置区的漂移层；图2A到2E的示意图示出了贯穿若干制造步骤的图1的SiC-SJ装置的实施例；图3的曲线图示出对于具有不同SiC外延层掺杂浓度的图1的SiC-SJ装置的实施例，击穿电压对比浮置区之间的间隔的实例；图4的曲线图示出对于具有不同SiC外延层掺杂浓度的图1的SiC-SJ装置的各种实施例，SiCSJ漂移层的比导通电阻对比浮置区之间的间隔的实例；图5的曲线图示出对于具有不同浮置区掺杂浓度的图1的SiC-SJ装置的两个实施例，击穿电压对比浮置区结深度的实例；图6的曲线图示出对于浮置区之间具有2μm间隔的图1的SiC-SJ装置的实施例，比导通电阻对比漂移层掺杂剂浓度；图7描绘的等高线图示出对于图1的SiC-SJ装置的各种实施例，漂移层的比导通电阻(左侧)和击穿电压(右侧)；图8的示意图示出根据本专利技术方法的实施例的多层SiC-SJ装置的有源区的横截面视图，所述SiC-SJ装置具有三个包括浮置区的外延层；以及图9描绘的等高线图示出对于图8的SiC-SJ装置的各种实施例，漂移层的比导通电阻(左侧)和阻断电压(右侧)。具体实施方式下面将描述一个或多个特定实施例。为了提供这些实施例的简要描述，并不在本说明书中描述实际实施方案的所有特征。应了解，任何工程或设计项目中的任何这种实际实施方案的开发、众多针对实施方案的决定都必须实现开发者的具体目标，例如遵守可能在各个实施方案中变化的与系统有关和与商业有关的约束。此外，应了解，这样的开发工作可能是复杂且耗时的，但对于受益于本专利技术的所属领域的技术人员来说，这些都是设计、制造和生产中的常规任务。在介绍本专利技术的各种实施例的元素时，词“一个”、“一种”和“所述”意欲表示存在这些元素中的一个或多个。术语“包括”和“具有”希望为包括性的并且意味着可能存在除了所列元件之外的额外元素。另外，应理解，引用本专利技术“一个实施例”并非意图被解释为排除也结合所叙述特征的另外的实施例的存在。如本说明书中所使用，术语“室温”是指在大约20℃与大约27℃之间的温度范围。本专利技术实施例涉及制造也称为SiC超结(SiC-SJ)装置的SiC竖直电荷平衡装置的设计和方法。所公开的设计和方法适用于制造SiC-SJ装置，例如金属氧化物半导体场效应晶体管(MOSFET)、结场效应晶体管(JFET)、双极结晶体管(BJT)、二极管，以及可能适用于中压(例如，2kV到10kV)和高压(例如，大于10kV)功率转换相关应用的其它SiC-SJ装置。如下文所论述，所公开的SiC-SJ装置设计包括使用重复的外延生长和掺杂剂注入步骤实施的多层有源单元结构。如本说明书中所使用，术语“多层”以及对特定层数(例如，“双层”、“三层”、“四层”)的引用是指SiC超结装置的外延层的数目。所公开的多层SiC-SJ设计和制造技术能实现SiC-SJ装置的制造，而不管相较于Si在SiC中的掺杂剂的前述低扩散系数。所公开的多层SiC-SJ设计相较于具有相同电流/额定电压的现有SiC或Si功率装置能减少传导损耗和切换损耗。此外，所公开的多层SiC-SJ设计能实现在比传统SiC高压单极装置明显更高的电流密度以及比传统SiC高压双极装置更高的切换频率下操作。所公开的SiC-SJ装置设计一般而言还对n型和p型掺杂变化都稳定，这提高了装置良率和性能。此外，使漂移层比传统设计的一维(1D)限制所允许的掺杂得更高，所公开的SiC-SJ装置相较于传统1D设计实现对于给定阻断额定电压更低的传导损耗。另外，可以使用常用半导体制造设备，例如现有Si/SiC装置制造所使用的离子注入系统，来制造所公开的某些SiC-SJ装置实施例，从而提供额外成本效益。如下文所详细论述，所公开的SiC-SJ有源单元设计包括n型或p型掺杂的浮置区(例如，浮置电荷平衡块)，其重塑SiC-SJ功率装置的有源区中的电场。这些区在本文中称为“浮置”是因为其设置在SiC-SJ装置的漂移层内并且不与装置端接触。对于所公开的SiC-SJ装置实施例，如下文所论述，利用离散浮置区的这些设计能实现低传导损耗和高阻断电压，同时仍保持相对简单的制造程序。如上文所述，当前公开的SiC-SJ装置实施例的制造步骤一般包括重复的外延过度生长和离子注入循环以形成多层装置结构。图1的示意图示出根据本专利技术方法的实施例的SiC-SJ装置10(即，肖特基二极管)的实施例的有源区8的横截面视图。所示SiC-SJ装置10包括设置在上SiC外延层14上的顶接触12。虽然上SiC外延层14在外延生长期间被掺杂，但是所示SiC-SJ装置10的层14不包括注入掺杂区。可注意到，根据本专利技术，对于其它类型的SiC-SJ装置(例如，MOSFE、JBS、MPS、UMOSFET、JFET)，上SiC外延层14可以包括掺杂区或其它合适的特征。所示SiC-SJ装置10还包括设置在装置10的SiC衬底层20下方的底接触18。除了外延层14以外，图1所示的SiC-SJ装置10的有源区8还包括两个本文档来自技高网...

【技术保护点】
一种碳化硅(SiC)超结(SJ)装置，包括：有源区，所述有源区包括一个或多个电荷平衡(CB)层，其中每个CB层包括：具有第一导电型的半导体层；以及设置在所述半导体层的表面中具有第二导电型的多个浮置区，其中所述多个浮置区和所述半导体层均被配置成大体上耗尽，以在反偏压施加至所述SiC‑SJ装置时提供来自离子掺杂剂的大体上等量的电荷。

【技术特征摘要】
【国外来华专利技术】2015.06.26 US 14/7524461.一种碳化硅(SiC)超结(SJ)装置，包括：有源区，所述有源区包括一个或多个电荷平衡(CB)层，其中每个CB层包括：具有第一导电型的半导体层；以及设置在所述半导体层的表面中具有第二导电型的多个浮置区，其中所述多个浮置区和所述半导体层均被配置成大体上耗尽，以在反偏压施加至所述SiC-SJ装置时提供来自离子掺杂剂的大体上等量的电荷。2.根据权利要求1所述的SiC-SJ装置，其特征在于：所述多个浮置区的厚度大于大约1μm。3.根据权利要求1所述的SiC-SJ装置，其特征在于：所述多个浮置区的宽度在大约0.1μm与大约2μm之间。4.根据权利要求1所述的SiC-SJ装置，其特征在于：所述多个浮置区之间的间隔在大约1μm与大约6μm之间。5.根据权利要求1所述的SiC-SJ装置，其特征在于：所述一个或多个CB层中的特定CB层的多个浮置区之间的间隔大于或等于所述特定CB层的厚度的10％并且小于或等于所述特定CB层的所述厚度。6.根据权利要求1所述的SiC-SJ装置，其特征在于：所述多个浮置区具有p型掺杂并且所述半导体层具有n型掺杂。7.根据权利要求1所述的SiC-SJ装置，其特征在于：所述多个浮置区的掺杂浓度在大约2×1016cm-3与大约1×1018cm-3之间。8.根据权利要求7所述的SiC-SJ装置，其特征在于：所述多个浮置区的所述掺杂浓度除以所述浮置区的厚度大于或等于5×1012cm-3。9.根据权利要求8所述的SiC-SJ装置，其特征在于：所述多个浮置区的有效薄层掺杂浓度小于或等于1.1×1013cm-2。10.根据权利要求8所述的SiC-SJ装置，其特征在于：所述多个浮置区的所述掺杂浓度在大约5×1016cm-3与大约5×1017cm-3之间。11.根据权利要求10所述的SiC-SJ装置，其特征在于：所述多个浮置区的所述掺杂浓度在大约1.5×1017cm-3与大约1.9×1017cm-3之间。12.根据权利要求1所述的SiC-SJ装置，其特征在于：所述半导体层具有大于或等于5×1015cm-3的所述第一导电型的掺杂剂浓度。1...

【专利技术属性】
技术研发人员：PA罗西，AV博罗特尼科夫，R甘地，
申请(专利权)人：通用电气公司，
类型：发明
国别省市：美国,US