沟槽型超级结及其制造方法技术

本发明专利技术公开了一种沟槽型超级结，包括：多个沟槽，各沟槽中填充有第二导电类型的第一外延层，第一外延层将体积最小的沟槽趋于完全填满，在第一外延层未完全填充的沟槽中还填充有第二介质层，第二介质层叠加于第一外延层的表面并将各沟槽完全填满。第二介质层的采用使得第二导电类型薄层的总掺杂量由第一外延层决定，从而降低各沟槽的体积差异对超级结的击穿电压的影响从而使超级结的击穿电压的面内均匀性提高。本发明专利技术还公开了一种沟槽型超级结的制造方法。本发明专利技术能提高超级结的击穿电压的面内均匀性，工艺简单，对超级结工艺平台的量产化有着重要的意义。

【技术实现步骤摘要】
沟槽型超级结及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种沟槽型超级结；本专利技术还涉及一种沟槽型超级结的制造方法。
技术介绍
超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，利用P型薄层和N型薄层完成匹配形成的耗尽层来支持反向耐压同时保持较小的导通电阻。超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法即为沟槽型超级结的制造方法，这种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPIFilling)的方式在刻出的沟槽上填充P型掺杂的硅外延。在沟槽的刻蚀中，同一半导体衬底中的不同区域的沟槽的形貌并不完全相同，而超级结器件的反向击穿电压受沟槽的形貌影响非常大，使得同一晶圆上的超级结器件的反向击穿电压的均匀性较差。
技术实现思路
本专利技术所要解决的技术问题是提供一种沟槽型超级结，能提高超级结器件的反向击穿电压的面内均匀性。为此，本专利技术还提供一种沟槽型超级结的制造方法。为解决上述技术问题，本专利技术提供的沟槽型超级结包括：多个形成于第一导电类型外延层中的沟槽，所述第一导电类型外延层形成于半导体衬底表面，各所述沟槽采用相同的光刻刻蚀工艺形成，各所述沟槽的开口尺寸和侧面倾斜角度存在有所述光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异。各所述沟槽中填充有第二导电类型的第一外延层，各所述沟槽的所述第一外延层同时形成，所述第一外延层将体积最小的所述沟槽趋于完全填满，在所述第一外延层未完全填充的所述沟槽中还填充有第二介质层，所述第二介质层叠加于所述第一外延层的表面并将各所述沟槽完全填满。由填充于各所述沟槽中的所述第一外延层和所述第二介质层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结。所述第二导电类型薄层的总掺杂量由所述第一外延层决定，能降低各所述沟槽的体积差异对所述超级结的击穿电压的影响从而使所述超级结的击穿电压的面内均匀性提高。进一步的改进是，所述半导体衬底为硅衬底，所述第一导电类型外延层、所述第一外延层都为硅外延层。进一步的改进是，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。进一步的改进是，所述第一外延层将体积最小的所述沟槽趋于完全填满为所述第一外延层将体积最小的所述沟槽的70％～100％的体积填满。进一步的改进是，所述第一外延层将体积最小的所述沟槽完全填满。进一步的改进是，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型重掺杂。或者，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为N型重掺杂。进一步的改进是，所述第二次介质层为氧化层或氮化层。8、一种沟槽型超级结的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成有第一导电类型外延层；步骤二、采用光刻刻蚀工艺对所述第一导电类型外延层进行刻蚀形成多个沟槽。各所述沟槽的开口尺寸和侧面倾斜角度存在有所述光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异。步骤三、进行所述沟槽的填充工艺，包括：步骤31、进行第一次外延填充在各所述沟槽中填充第二导电类型的第一外延层，所述第一外延层将体积最小的所述沟槽趋于完全填满。步骤32、进行第二次介质层填充在未被所述第一外延层完全填充的所述沟槽中填充第二介质层，所述第二介质层叠加于所述第一外延层的表面并将各所述沟槽完全填满。由填充于各所述沟槽中的所述第一外延层和所述第二介质层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结。所述第二导电类型薄层的总掺杂量由所述第一外延层决定，能降低各所述沟槽的体积差异对所述超级结的击穿电压的影响从而使所述超级结的击穿电压的面内均匀性提高。进一步的改进是，所述半导体衬底为硅衬底，所述第一导电类型外延层、所述第一外延层和所述第二介质层都为硅外延层。进一步的改进是，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。进一步的改进是，所述第一外延层将体积最小的所述沟槽趋于完全填满为所述第一外延层将体积最小的所述沟槽的70％～100％的体积填满。进一步的改进是，所述第一外延层将体积最小的所述沟槽完全填满。进一步的改进是，步骤32完成之后还包括进行化学机械研磨工艺，所述化学机械研磨工艺将各所述沟槽外的所述第一导电类型外延层表面的所述第二介质层和所述第一外延层都去除。进一步的改进是，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型重掺杂。或者，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为N型重掺杂。进一步的改进是，所述第二次介质层为氧化层或氮化层。本专利技术通过对沟槽填充工艺进行设置，将沟槽填充内容分成了第一外延层和第二介质层，第一外延层将体积最小的沟槽趋于完全填满，第二介质层将未填满的沟槽完全填充，由于第二介质层不掺杂，所以第二导电类型薄层的总掺杂量完全由第一外延层决定，也即，不管沟槽的体积差异如何，最后各沟槽内的第二导电类型薄层的总掺杂量都是由相同的第一外延层决定，故各沟槽内的第二导电类型杂质总量趋于相同，从而降低各沟槽的体积差异对超级结的击穿电压的影响，即能够消除沟槽的尺寸如沟槽开口和倾角的面内差异对器件的击穿电压的影响，从而使超级结的击穿电压的面内均匀性提高。本专利技术在第一外延层填充完成后，采用了第二介质层填充未完全填充的沟槽，相对于外延工艺，介质层填充工艺的填充时间和成本都大大缩小；其中，外延工艺设备在半导体集成电路中是瓶颈设备，外延工艺需要较长的工艺时间和工艺成本，所以，本专利技术第二介质层的采用能大大降低填充工艺的时间和成本，对控制产品的生产成本有极大的好处，对超级结工艺平台的量产化有着重要的意义。另外，由光刻刻蚀工艺的误差造成的沟槽的体积差异的分布在实际工艺中不容易统计，也即体积大的沟槽不一定固定在一个区域，而体积小的沟槽也不一定固定在另一个区域，故沟槽的各种不同体积的分布具有复杂性。本专利技术通过利用第一外延层决定第二导电类型薄层的总掺杂量，从而能够自对准消除沟槽的体积差异对第二导电类型薄层的总掺杂量的影响，而且，本专利技术的第一外延层的生长厚度仅是根据较小体积的沟槽进行设定，和沟槽的体积分布无关，本专利技术能够实现精确控制且工艺简单并且稳定，能大大提高工艺的可生产性。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有沟槽型超级结的结构示意图；图2A是现有沟槽型超级结中P型柱的体积较小的区域的结构示意图；图2B是现有沟槽型超级结本文档来自技高网...

【技术保护点】
一种沟槽型超级结，其特征在于，包括：多个形成于第一导电类型外延层中的沟槽，所述第一导电类型外延层形成于半导体衬底表面，各所述沟槽采用相同的光刻刻蚀工艺形成，各所述沟槽的开口尺寸和侧面倾斜角度存在有所述光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异；各所述沟槽中填充有第二导电类型的第一外延层，各所述沟槽的所述第一外延层同时形成，所述第一外延层将体积最小的所述沟槽趋于完全填满，在所述第一外延层未完全填充的所述沟槽中还填充有第二介质层，所述第二介质层叠加于所述第一外延层的表面并将各所述沟槽完全填满；由填充于各所述沟槽中的所述第一外延层和所述第二介质层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结；所述第二导电类型薄层的总掺杂量由所述第一外延层决定，能降低各所述沟槽的体积差异对所述超级结的击穿电压的影响从而使所述超级结的击穿电压的面内均匀性提高。

【技术特征摘要】
1.一种沟槽型超级结，其特征在于，包括：多个形成于第一导电类型外延层中的沟槽，所述第一导电类型外延层形成于半导体衬底表面，各所述沟槽采用相同的光刻刻蚀工艺形成，各所述沟槽的开口尺寸和侧面倾斜角度存在有所述光刻刻蚀工艺引起的误差，各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异；各所述沟槽中填充有第二导电类型的第一外延层，各所述沟槽的所述第一外延层同时形成，所述第一外延层将体积最小的所述沟槽趋于完全填满，在所述第一外延层未完全填充的所述沟槽中还填充有第二介质层，所述第二介质层叠加于所述第一外延层的表面并将各所述沟槽完全填满；由填充于各所述沟槽中的所述第一外延层和所述第二介质层组成第二导电类型薄层，由各所述沟槽之间的所述第一导电类型外延层组成第一导电类型薄层，由所述第一导电类型薄层和所述第二导电类型薄层交替排列组成超级结；所述第二导电类型薄层的总掺杂量由所述第一外延层决定，能降低各所述沟槽的体积差异对所述超级结的击穿电压的影响从而使所述超级结的击穿电压的面内均匀性提高。2.如权利要求1所述的沟槽型超级结，其特征在于：所述半导体衬底为硅衬底，所述第一导电类型外延层、所述第一外延层都为硅外延层。3.如权利要求1或2所述的沟槽型超级结，其特征在于：各所述沟槽的开口尺寸和侧面倾斜角度的误差使得同一所述半导体衬底面内的各所述沟槽之间存在体积差异且体积差异最大值为1％～20％。4.如权利要求3所述的沟槽型超级结，其特征在于：所述第一外延层将体积最小的所述沟槽趋于完全填满为所述第一外延层将体积最小的所述沟槽的70％～100％的体积填满。5.如权利要求4所述的沟槽型超级结，其特征在于：所述第一外延层将体积最小的所述沟槽完全填满。6.如权利要求1或2所述的沟槽型超级结，其特征在于：第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型重掺杂；或者，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为N型重掺杂。7.如权利要求1所述的沟槽型超级结，其特征在于：所述第二次介质层为氧化层或氮化层。8.一种沟槽型超级结的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成有第一导电类型外延层；步骤二、采用光刻刻蚀工艺对所述第一导电类型外延层进行刻蚀形成多个沟槽...

【专利技术属性】
技术研发人员：李昊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31