引线框架和电子部件装置制造方法及图纸

本申请公开了引线框架和电子部件装置。电子部件装置包括：引线框架，所述引线框架包括端子部，所述端子部包括柱状电极和金属镀层，其中所述金属镀层形成在所述电极的下表面上和所述电极的侧表面的一部分上；电子部件，其安装在所述引线框架上以电连接至所述端子部；以及密封树脂，其密封所述引线框架和所述电子部件，其中，所述电极的侧表面的另一部分嵌入所述密封树脂中，并且所述金属镀层从所述密封树脂中暴露出来。

【技术实现步骤摘要】
引线框架和电子部件装置相关申请的交叉引用本申请要求于2016年8月31日提交的日本专利申请No.2016-168847的优先权，其全部内容以引用的方式合并于此。
本公开涉及一种引线框架和电子部件装置。
技术介绍
在
技术介绍
中，存在用于安装例如半导体芯片的电子部件的引线框架。在这样的引线框架中，安装在芯片安装部(diepad)上的半导体芯片通过导线连接至外围引线，并且用密封树脂密封半导体芯片和导线(见例如JP-A-2011-29335)。如将在关于稍后描述的初步事项的段落中所描述的，使用引线框架的电子部件装置的制造方法包括从其下表面侧对铜板进行湿法蚀刻，从而将芯片安装部和多个端子部单个地分离(见图3B和图3C)。在这种情况下，铜板的蚀刻量相对较大。因此，蚀刻的处理时间变长，导致生产效率会较差的问题。此外，当相邻的端子部之间的间距很窄从而相应地减小各端子部的各下表面中的每一个的面积时，端子部和焊料之间的接触面积变小。因此，不能令人满意地获得电子部件装置与安装板之间的连接强度。
技术实现思路
根据本公开的一个或多个方面，提供了一种引线框架。引线框架包括：端子部，其包括柱状电极和金属镀层，其中金属镀层形成在电极的下表面上和电极的侧表面的一部分上。根据本公开的一个或多个方面，提供了一种电子部件装置。电子部件装置包括：引线框架，该引线框架包括：端子部，其包括柱状电极和金属镀层，其中金属镀层形成在电极的下表面上和电极的侧表面的一部分上；电子部件，其安装在引线框架上以电连接至端子部；以及密封树脂，其密封引线框架和电子部件，其中电极的侧表面的另一部分嵌入密封树脂中，并且金属镀层从密封树脂中暴露出来。附图说明图1A至图1C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分1)；图2A至图2C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分2)；图3A至图3C是示出根据初步事项的制造使用引线框架的电子部件装置的方法的截面图(部分3)；图4A和图4B是示出根据第一实施例的制造引线框架的方法的截面图(部分1)；图5A和图5B是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分2)；图6A和图6B是示出根据第一实施例的制造引线框架的方法的截面图(部分3)；图7A和图7B是示出根据第一实施例的制造引线框架的方法的截面图和平面图(部分4)；图8A和图8B是示出根据第一实施例的制造引线框架的方法的截面图(部分5)；图9是示出根据第一实施例的制造引线框架的方法的截面图(部分6)；图10A和图10B是示出根据第一实施例的引线框架的截面图；图11A和图11B是示出根据第一实施例的制造电子部件装置的方法的截面图和局部平面图(部分1)；图12A和图12B是示出根据第一实施例的制造电子部件装置的方法的截面图(部分2)；图13是示出根据第一实施例的制造电子部件装置的方法的截面图(部分3)；图14A和图14B是示出根据第一实施例的电子部件装置的截面图；图15A是示出其中图14中的电子部件装置的端子部通过焊料连接至安装板的状态的截面图；图15B示出了比较示例；图16A和图16B是示出根据第二实施例的制造引线框架的方法的截面图和平面图(部分1)；图17A和图17B是示出根据第二实施例的制造引线框架的方法的截面图和平面图(部分2)；图18是示出根据第二实施例的制造引线框架的方法的截面图(部分3)；图19是示出根据第二实施例的制造电子部件装置的方法的截面图；图20是示出根据第二实施例的电子部件装置的截面图；图21是示出根据第三实施例的引线框架的截面图；图22是示出根据第三实施例的制造电子部件装置的方法的截面图；图23是示出根据第三实施例的电子部件装置的截面图；图24是示出根据第四实施例的引线框架的截面图；以及图25是示出根据第四实施例的电子部件装置的截面图。具体实施方式下面将参照附图详细描述实施例。将在描述实施例之前描述作为实施例的基础的初步事项。图1A至图1C以及图2A和图2C是用于说明根据初步事项的引线框架的示图。初步事项的描述是关于本专利技术人的个人研究的细节，其包含技术而不是已知技术。在根据初步事项的制造引线框架的方法中，首先，如图1A所示，准备铜板100。在铜板100中限定了芯片安装部形成区域A以及围绕芯片安装部形成区域A的端子形成区域B。接下来，如图1B所示，在铜板100的上表面上形成设置有开口部110a的第一抗蚀剂层110。此外，在铜板100的整个下表面上形成第二抗蚀剂层130，从而保护下表面。铜板100的芯片安装部形成区域A设置在第一抗蚀剂层110的开口部110a内。在铜板100的每个端子形成区域B中，第一抗蚀剂层110的图案如同岛屿一样布置在将要设置端子部的部分上。接着，如图1C所示，铜板100通过第一抗蚀剂层110的开口部110a被湿法蚀刻到其厚度的中部，从而形成凹部C。例如当铜板100的厚度为约120μm时，将凹部C的深度设置为约90μm。然后，如图2A所示，移除第一抗蚀剂层110和第二抗蚀剂层130。凹部C形成在铜板100的表面侧上。因此，凹部C分段成芯片安装部120与布置在芯片安装部120周边的端子部140相连接的状态。接下来，如图2B所示，在铜板100上形成第一抗电镀层160，该第一抗电镀层160具有设置在端子部140的上表面的开口部160a。此外，在铜板100的下侧形成第二抗电镀层180，该第二抗电镀层180具有设置在将用作端子部140的下表面的部分处的开口部180a。同样如图2B所示，通过使用铜板100作为用于电镀的馈电路径的电解电镀，在第一抗电镀层160的开口部160a内形成第一金属镀层200。此外，用相同的方式，在第二抗电镀层180的开口部180a内形成第二金属镀层220。然后，如图2C所示，移除第一抗电镀层160和第二抗电镀层180。接下来，如图3A所示，将半导体芯片300以面朝上的方式安装在铜板100的芯片安装部120上。此外，半导体芯片300的连接端子通过导线W连接至铜板100的端子部140的上表面上的第一金属镀层200。接着，如图3B所示，形成密封树脂400以密封铜板100、半导体芯片300、端子部140和导线W.然后，如图3C所示，使用铜板100的下表面上的第二金属镀层220作为掩模，将铜板100从其下表面进行湿法蚀刻。执行蚀刻，直到从铜板100的下表面蚀刻的铜板100的蚀刻表面与铜板100的凹部C连通。因此，铜板100被钻孔和图案化，使得芯片安装部120和围绕芯片安装部120的端子部140可以单个地分离。由此形成的端子部140在其上表面上设置有第一金属镀层200，在其下表面上设置有第二金属镀层220。形成用作接触层的镍层/钯层/金层作为第一金属镀层200和第二金属镀层220中的每一个。以上述方式，半导体芯片300安装在芯片安装部120上，并通过导线W与端子部140电连接。因此，构建了电子部件装置500。如上所述，当铜板100的厚度为120μm、凹部C的深度为90μm时，图3C的步骤中的铜板100的蚀刻量为30μm。因此，在图3C的步骤中铜板100从其下表面的蚀刻量相对较大。因此，蚀刻的处理时间较长，导致生产效率会较差的问题。当将凹部C制作得更深时，可以减本文档来自技高网...

【技术保护点】
一种引线框架，包括：端子部,其包括柱状电极和金属镀层，其中所述金属镀层形成在所述电极的下表面上和所述电极的侧表面的一部分上。

【技术特征摘要】
2016.08.31 JP 2016-1688471.一种引线框架，包括：端子部,其包括柱状电极和金属镀层，其中所述金属镀层形成在所述电极的下表面上和所述电极的侧表面的一部分上。2.根据权利要求1所述的引线框架，其中，所述端子部包括多个端子部；以及所述引线框架还包括耦接部，其耦接至所述多个端子部。3.根据权利要求1或2所述的引线框架，其还包括芯片安装部，其中，所述端子部具有多个端子部，并且所述多个端子部被布置成围绕所述芯片安装部。4.根据权利要求1或2所述的引线框架，其中，所述电极由铜形成，并且所述金属镀层包含贵金属。5.一种电子部件装置，包括：引线框架，其包括端子部，所述端子部包括柱状电极和金属镀层，其中所述金属镀层形成在所述电极的下表面上和所述电极的侧表面的一部分上；电子部件，其安装在所述引线框架上以电连接至所述端子部；以及密封树脂，其密封所述引线框架和所述电子部件，其中，所述电极的侧表面的另一部分嵌入所述密封树脂中，并且所述金属镀层从所述密封树脂中暴露出来。6.根据权利要求5所述的电子部件装置，其中，在所述电极的侧表...

【专利技术属性】
技术研发人员：林真太郎，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：日本,JP