半导体装置结构的形成方法制造方法及图纸

本发明专利技术提供一种半导体装置结构的形成方法，包括：形成多个沟槽于基底中；形成内衬于沟槽的栅极介电层；以栅极材料填充沟槽；回刻蚀栅极材料以暴露沟槽的上部；以第一介电层再填充沟槽的上部且覆盖沟槽之间的基底表面；实行第一化学机械研磨工艺以部分地移除第一介电层，直到暴露沟槽之间的基底表面；以及利用形成于沟槽的上部的第一介电层作为刻蚀掩膜，通过暴露的基底表面，刻蚀基底以形成自对准接触开口于沟槽之间。

The formation method of the structure of a semiconductor device

The present invention provides a method for forming a semiconductor device, the structure includes: a plurality of grooves are formed on the substrate; a gate dielectric layer is formed on the groove lining; to fill the trench gate material; etched back to expose the upper part of the trench gate material; the first dielectric layer and the upper substrate and fill the trench covered trench between the first; chemical mechanical polishing process to remove part of the first dielectric layer, the surface of the substrate until exposure between grooves; and the upper groove formed in the first dielectric layer as an etching mask by exposing the substrate surface, etching the substrate to form a self-aligned contact between the openings in the groove.

【技术实现步骤摘要】
半导体装置结构的形成方法
本专利技术关于一种半导体装置结构的形成方法，且特别关于一种沟槽式栅极金属氧化物半导体场效应晶体管(trenchgatemetal-oxide-semiconductorfieldeffecttransistor，trenchgateMOSFET)的形成方法。
技术介绍
半导体产业持续地改善不同的电子组件的整合密度，通过持续降低最小元件尺寸，让更多组件能够在给定的面积中整合。例如，被广泛地应用在电力开关(powerswitch)元件的沟槽式栅极金属氧化物半导体场效晶体管，便是利用垂直结构的设计，以提升功能密度。其利用芯片的背面作为漏极，而于芯片的正面制作多个晶体管的源极以及栅极。然而，随着半导体装置的功能密度不断提升，处理及制造半导体装置的复杂度亦跟着增加。例如，因受限于传统光刻曝光机台的对准能力，导致沟槽式栅极金属氧化物半导体场效晶体管的接触结构的特征尺寸无法缩小，因此无法有效地降低装置的导通电阻(onresistance)。
技术实现思路
在一些实施例中，提供一种半导体装置结构的形成方法，包括：形成多个沟槽于一基底中；形成内衬于沟槽的一栅极介电层；以一栅极材料填充沟槽；回刻蚀栅极材料以暴露沟槽的上部；以一第一介电层再填充沟槽的上部且覆盖沟槽之间的一基底表面；实行一第一化学机械研磨工艺以部分地移除第一介电层，直到暴露沟槽之间的基底表面；以及利用形成于沟槽的上部的第一介电层作为一刻蚀掩膜，通过暴露的基底表面，刻蚀基底以形成一自对准接触开口于沟槽之间。在一些实施例中，亦提供一种半导体装置结构的形成方法，包括：提供一基底，基底上形成有一垫层；形成多个沟槽于基底中；等向性刻蚀沟槽的顶角以扩大沟槽的上部；形成内衬于沟槽的一栅极介电层；以一栅极材料填充沟槽；回刻蚀栅极材料以暴露扩大的沟槽的上部；以一介电层再填充扩大的沟槽的上部且覆盖沟槽之间的一基底表面；实行一化学机械研磨工艺以部分地移除介电层，直到暴露沟槽之间的基底表面；以及利用形成于扩大的沟槽的上部的介电层作为一刻蚀掩膜，通过暴露的基底表面，刻蚀基底以形成一自对准接触开口于沟槽之间。本专利技术实施例的半导体装置结构的形成方法可克服已知利用光刻曝光机台形成接触开口可能造成的对准失误。此外，亦可缩小接触结构的关键尺寸及有效地降低装置的导通电阻。附图说明图1为根据一些实施例，半导体装置结构的形成方法的流程图；图2A至图2J为根据一些实施例，使用图1所示的方法所形成的半导体装置结构在不同阶段的剖面图；图3为根据一些实施例，半导体装置结构的形成方法的流程图；图4A至图4C为根据一些实施例，使用图3所示的方法所形成的半导体装置结构在不同阶段的剖面图；图5为根据一些实施例，半导体装置结构的形成方法的流程图；图6A至图6F为根据一些实施例，使用图5所示的方法所形成的半导体装置结构在不同阶段的剖面图；图7为根据一些实施例，半导体装置结构的形成方法的流程图；图8A至图8F为根据一些实施例，使用图7所示的方法所形成的半导体装置结构在不同阶段的剖面图。以下将配合所附图式详述本专利技术的实施例，应注意的是，依照工业上的标准实施，所附图示并未按照比例绘制，事实上，可能任意的放大或缩小元件的尺寸以便清楚表现出本专利技术的特征。附图标号：10、30、50、70半导体装置结构的形成方法；12～28、32～34、51～53、71～79半导体装置结构的形成方法的步骤；100基底；100A暴露的基底表面；102沟槽；102A沟槽的上部；102B沟槽的上部的侧壁；102C沟槽的顶角；104刻蚀工艺；106栅极介电层；108栅极材料；110主体区；112源极区；114、114’介电层；116化学机械研磨工艺；118接触开口；120接触阻障层；122导电材料；124接触插塞结构；402硬掩膜层；600A基底表面；610等向性刻蚀工艺；614、614’介电层；810等向性刻蚀工艺；812垫层；812a垫氧化层；812b垫氮化层。具体实施方式以下公开许多不同的实施方法或是例子来实行本专利技术的不同特征，以下描述具体的元件及其排列的例子以阐述本专利技术。当然这些仅是例子且不该以此限定本专利技术的范围。例如，在描述中提及第一个元件形成于第二个元件上时，其可以包括第一个元件与第二个元件直接接触的实施例，也可以包括有其它元件形成于第一个元件与第二个元件之间的实施例，其中第一个元件与第二个元件并未直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间有特定的关系。此外，其中可能用到与空间相关的用词，像是“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些关系词为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间关系词包括使用中或操作中的装置的不同方位，以及图示中所描述的方位。装置可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。本专利技术提供的形成半导体装置结构的方法采用高选择性的化学机械研磨制搭配高选择性的刻蚀工艺，形成自对准接触(self-alignedcontact)结构。可使用于沟槽式栅极金属氧化物半导体场效应晶体管(trenchgateMOSFET)，此方法有助于半导体装置结构的关键尺寸微缩化，且亦可有效降低半导体装置结构的导通电阻(onresistance)。图1为根据一些实施例，半导体装置结构的形成方法10的流程图。应理解的是，可于半导体装置结构的形成方法10进行前、进行中及/或进行后提供额外的操作。在不同的实施例中，所述的一些阶段可以被取代或删除。可添加额外特征于半导体装置结构，在不同的实施例中，以下所述的一些特征可以被取代或删除。图2A至图2J为根据一些实施例，使用图1所示的方法10所形成的半导体装置结构在不同阶段的剖面图。请参照图1及图2A，半导体装置结构的形成方法10起始于步骤12，形成沟槽102于基板100中。基板100可包括：单晶结构、多晶结构或非晶结构的硅或锗的元素半导体；氮化镓(GaN)、碳化硅(siliconcarbide)、砷化镓(galliumarsenic)、磷化镓(galliumphosphide)、磷化铟(indiumphosphide)、砷化铟(indiumarsenide)或锑化铟(indiumantimonide)等化合物半导体；SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP或GaInAsP等合金半导体或其它合适的材料或前述组合。在一些实施例中，可利用一或多个光刻及刻蚀工艺形成沟槽102。请参照图1及图2B，在一些实施例中，半导体装置结构的形成方法10可包含步骤14，进行刻蚀工艺104以圆化(rounding)沟槽102的顶角102C。顶角102C位于沟槽102的顶部的两侧。经圆化的顶角102C使沟槽102的顶部宽度大于底部宽度，换言之，沟槽102具有经扩大的顶部。前述刻蚀工艺可为干法刻蚀、湿法刻蚀、其它合适的刻蚀工艺或前述的组合。干法刻蚀例如可为反应离子刻蚀(reactiveionetch，RIE)或电浆刻蚀(plasmaetch)等。在一些实施例中，刻蚀工艺104可为软刻本文档来自技高网...

【技术保护点】
一种半导体装置结构的形成方法，其特征在于，包括：形成多个沟槽于一基底中；形成内衬于该些沟槽的一栅极介电层；以一栅极材料填充该些沟槽；回刻蚀该栅极材料以暴露该些沟槽的上部；以一第一介电层再填充该些沟槽的上部且覆盖该些沟槽之间的一基底表面；实行一第一化学机械研磨工艺以部分地移除该第一介电层，直到暴露该些沟槽之间的该基底表面；以及利用形成于该些沟槽的上部的第一介电层作为一刻蚀掩膜，通过该暴露的基底表面，刻蚀该基底以形成一自对准接触开口于该些沟槽之间。

【技术特征摘要】
1.一种半导体装置结构的形成方法，其特征在于，包括：形成多个沟槽于一基底中；形成内衬于该些沟槽的一栅极介电层；以一栅极材料填充该些沟槽；回刻蚀该栅极材料以暴露该些沟槽的上部；以一第一介电层再填充该些沟槽的上部且覆盖该些沟槽之间的一基底表面；实行一第一化学机械研磨工艺以部分地移除该第一介电层，直到暴露该些沟槽之间的该基底表面；以及利用形成于该些沟槽的上部的第一介电层作为一刻蚀掩膜，通过该暴露的基底表面，刻蚀该基底以形成一自对准接触开口于该些沟槽之间。2.如权利要求1所述的半导体装置结构的形成方法，其特征在于，更包括：在形成该栅极介电层的步骤前，进行一刻蚀工艺以圆化该些沟槽的顶角。3.如权利要求1所述的半导体装置结构的形成方法，其特征在于，形成该些沟槽的步骤包括：形成一硬掩膜层于该基底上；以及进行一刻蚀工艺，使该些沟槽具有一锥形轮廓。4.如权利要求1所述的半导体装置结构的形成方法，其特征在于，该第一介电层通过一高密度电浆沉积工艺形成。5.如权利要求1所述的半导体装置结构的形成方法，其特征在于，在回刻蚀该栅极材料的步骤后，更包括：通过一高密度电浆沉积工艺形成一第二介电层于该些沟槽的上部以及该些沟槽之间的该基底表面之上；部分地移除该第二介电层，以暴露该些沟槽的顶角；以及利用剩余的该第二介电层作为一刻蚀掩膜，等向性刻蚀该些沟槽以扩大该些沟槽的上部。6.如权利要求5所述的半导体装置结构的形成方法，其特征在于，更包括：进行一第二化学机械研磨工艺，以部分地移除剩余的该第二介电层，直到暴露该些沟槽之间的该基底表面。7.如权利要求1所述的半导体装...

【专利技术属性】
技术研发人员：李宗晔，林治平，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾,71