一种半导体器件及其制作方法、电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。该制作方法可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。该半导体器件和电子装置具有符合设计要求的有源区关键尺寸。

A semiconductor device and its fabrication method and electronic device

The present invention provides a semiconductor device and its manufacturing method, electronic device, the production method includes: providing a semiconductor substrate, the semiconductor substrate includes a core region and a peripheral region, a graphical gate stack and the active region of the hard mask layer is formed in the core region and a peripheral region, the active region of the hard mask the film includes an oxide layer and the nitride layer in the oxide layer; for forming a first trench isolation structure is formed in the peripheral region; for forming a second trench isolation structure is formed in the core region; filling the first trench and the second trench, and performing planarization to form an isolation structure. This method can keep the key dimensions of the active region stable, and then form the key dimension of the active area which meets the design requirements. The semiconductor devices and electronic devices have the key dimensions of the active region that meet the requirements of the design.

【技术实现步骤摘要】
一种半导体器件及其制作方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展，半导体器件的密度越来越大，关键尺寸越来越小。在某些制程中，由于间隙填充的限制，以及为了控制密集区(densearea)中的深宽比，某些器件有源区的刻蚀需要在核心区和外围区形成深度不同的浅沟槽隔离结构(STI)，但是要通过刻蚀实现该目标是很困难的。因此，需要使用两个掩膜来分离核心区和外围区的刻蚀是必要的，但这会导入额外的湿法工艺。而随着关键尺寸的缩小，湿法工艺会对严重影响有源区的关键尺寸，使有源区关键尺缩小，甚至达不到设计尺寸要求，因此，为了降低湿法工艺对器件有源区关键尺寸的影响，有必要提出一种新的制作方法，以解决上述问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提出一种半导体器件的制作方法，可以避免湿法工艺对半导体器件有源区关键尺寸的影响，使有源区关键尺寸符合要求。为了克服目前存在的问题，本专利技术一方面提供一种半导体器件的制作方法，该方法包括：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。进一步地，在所述外围区形成用于形成隔离结构的第一沟槽的步骤包括：形成覆盖所述核心区而暴露所述外围区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述外围区的半导体衬底，以形成用于形成隔离结构的第一沟槽；去除所述光刻胶层。进一步地，在所述核心区形成用于形成隔离结构的第二沟槽的步骤包括：形成覆盖所述外围区而暴露所述核心区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述核心区的半导体衬底，以形成用于形成隔离结构的第二沟槽；去除所述光刻胶层。进一步地，所述第一沟槽和所述第二沟槽的深度不同。进一步地，所述第一沟槽的深度大于所述第二沟槽的深度。进一步地，所述氮化物层的厚度为进一步地，所述栅极叠层包括栅极氧化层、栅极电极层和硬掩膜层。进一步地，在形成所述隔离结构的平坦化操作中以所述硬掩膜层为停止层。本专利技术提出的半导体器件的制作方法，采用氧化物和氮化物组成的复合有源区硬掩膜层，与仅使用氧化物作为有源区硬掩膜层相比，由于氮化物不会受用于刻蚀氧化物的氢氟酸湿法工艺影响，因而可以保持有源区关键尺寸稳定，进而可以形成符合设计要求的有源区关键尺寸。本专利技术另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成多个包括平坦化停止层的栅极叠层以及用于分隔相邻的栅极叠层的隔离结构。进一步地，所述隔离结构包括位于所述外围区的第一隔离结构和位于所述核心区的第二隔离结构，所述第一隔离结构和所述第二隔离结构的深度不同。进一步地，所述第一隔离结构的深度大于所述第二隔离结构的深度。本专利技术提出的半导体器件，具有符合设计要求的有源区关键尺寸。本专利技术再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。本专利技术提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A是目前工艺中完成有源区硬掩膜刻蚀和湿法工艺之后的半导体器件的剖视图；图1B是完成外围区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图；图1C是完成核心区STI光刻/刻蚀/湿法工艺之后的半导体器件的剖视图；图2示出了根据本专利技术的半导体器件一实施方式的制作方法的步骤流程图；图3A～图3F示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；图4示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图；图5示出了根据本专利技术一实施方式的半导体器件的剖视图；图6示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。如前所述，目前的工艺中某些器件有源区的刻蚀需要在核心区和外围区形成深度不同的浅沟槽隔离结构(STI)。目前这种工艺通常包括如下步骤有源区硬掩膜刻蚀及湿法工艺、外围区STI光刻、刻蚀以及湿法工艺、核心区STI光刻本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括下述步骤：提供半导体衬底，所述半导体衬底包括核心区和外围区，在所述核心区和外围区上形成有图形化的栅极叠层和有源区硬掩膜层，所述有源区硬掩膜层包括氧化物层和位于所述氧化物层之上的氮化物层；在所述外围区形成用于形成隔离结构的第一沟槽；在所述核心区形成用于形成隔离结构的第二沟槽；填充所述第一沟槽和第二沟槽，并执行平坦化以形成隔离结构。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述外围区形成用于形成隔离结构的第一沟槽的步骤包括：形成覆盖所述核心区而暴露所述外围区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述外围区的半导体衬底，以形成用于形成隔离结构的第一沟槽；去除所述光刻胶层。3.根据权利要求2所述的半导体器件的制作方法，其特征在于，在所述核心区形成用于形成隔离结构的第二沟槽的步骤包括：形成覆盖所述外围区而暴露所述核心区的光刻胶层；以所述光刻胶层和所述有源区硬掩膜层为掩膜刻蚀所述核心区的半导体衬底，以形成用于形成隔离结构的第二沟槽；去除所述光刻胶层。4.根据权利要求3所述的半导体器件的制作方法，其特征在于，所述第一沟槽和所述第二沟槽的深度不...

【专利技术属性】
技术研发人员：张翼英，常荣耀，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31