键合半导体结构的基于蚀刻停止区的制作制造技术

公开了在很多器件制作应用中免除对SOI晶片的需求的键合半导体器件结构和器件结构制作过程。在一些示例中，在体半导体晶片上的有源器件结构的制作期间原位形成蚀刻停止层。蚀刻停止层使有源器件结构能够在有源器件结构键合到操纵晶片的层转移过程中与所述体半导体晶片分开。这些示例在避免SOI晶片的高成本的同时，实现了高性能和低功率半导体器件(例如，完全或部分耗尽沟道或者沟道晶体管)的制造。在一些示例中，栅极在自对准过程中遮掩蚀刻停止层注入，以在不需要单独的掩模层的情况下，在栅极下建立完全耗尽沟道并且在源极区和漏极区中建立更深的注入。

Fabrication of bonding semiconductor structure based on etch stop zone

The fabrication process of the bonding semiconductor device structure and device structure is disclosed in many device fabrication applications to eliminate the demand for SOI wafers. In some examples, the etching stop layer is formed in situ during the fabrication of the active device structure on the body semiconductor wafer. The etch stop layer enables the active device structure to be separated from the body semiconductor wafer during the layer transfer of the active device structure bonding to the manipulating chip. These examples not only avoid high cost of SOI chips, but also achieve high performance and low power semiconductor devices, such as completely or partially depleted channel or trench transistors. In some examples, the gate obscure the etching stop layer injection in the self alignment process, so as to establish completely depleted channel under the gate without the need of a separate mask layer, and create deeper injection in the source and drain regions.

【技术实现步骤摘要】
【国外来华专利技术】键合半导体结构的基于蚀刻停止区的制作
技术介绍
绝缘衬底上的硅(SOI)器件制作技术使用SOI晶片制作各种各样的不同的高性能、低功率半导体器件和电路。SOI晶片通常具有处于包括薄硅层的顶部部分和底部体硅晶片之间的电绝缘掩埋氧化物(BOX)层，晶体管和其它有源器件形成于所述薄硅层内。在一些示例中，在SOI晶片上执行所有的有源器件处理和集成电路处理。作为薄硅层和体硅晶片之间的电绝缘的结果，这些有源器件与直接制作在体硅晶片上的可比较器件相比，倾向于以更高的性能和更低的功率操作。在其它示例中，层转移过程用于将SOI晶片的顶部有源器件部分转移至操纵晶片。在这一过程中，将SOI晶片的顶部部分键合至操纵晶片，并移除SOI晶片的体衬底和BOX层。在一些示例中，操纵晶片包括处于操纵晶片的有源器件层和体衬底之间的一个或多个阱(trap)富集层，以抑制寄生表面传导并提高操纵晶片上的一个或多个器件的RF性能，如例如美国专利No.8,466,036中所述。尽管基于SOI晶片的器件制作技术提供了很多好处，但是与体半导体晶片相比SOI晶片的高成本将这些制作方法的用途仅局限于可能的半导体器件市场的小的子集。
技术实现思路
在本文档来自技高网...

【技术保护点】
一种方法，包括：相对于包括衬底的半导体晶片的顶部部分构建晶体管，其中，所述构建包括构造所述晶体管的栅极，形成所述晶体管的源极区和漏极区，以及对所述晶体管的所述源极区和所述漏极区退火；在所述晶体管上形成绝缘体；在构造所述栅极之后，但是在形成所述绝缘体之前，在所述半导体晶片的所述顶部部分中注入蚀刻停止掺杂物，以形成所述晶体管之下的蚀刻停止区；在形成所述绝缘体之后，将操纵晶片的顶表面键合至所述半导体晶片；以及在所述键合之后，移除所述半导体晶片的底部衬底部分，其中，所述移除包括：将所述半导体晶片的所述底部衬底部分蚀刻到所述蚀刻停止区。

【技术特征摘要】
【国外来华专利技术】2015.05.08 US 14/707,3671.一种方法，包括：相对于包括衬底的半导体晶片的顶部部分构建晶体管，其中，所述构建包括构造所述晶体管的栅极，形成所述晶体管的源极区和漏极区，以及对所述晶体管的所述源极区和所述漏极区退火；在所述晶体管上形成绝缘体；在构造所述栅极之后，但是在形成所述绝缘体之前，在所述半导体晶片的所述顶部部分中注入蚀刻停止掺杂物，以形成所述晶体管之下的蚀刻停止区；在形成所述绝缘体之后，将操纵晶片的顶表面键合至所述半导体晶片；以及在所述键合之后，移除所述半导体晶片的底部衬底部分，其中，所述移除包括：将所述半导体晶片的所述底部衬底部分蚀刻到所述蚀刻停止区。2.根据权利要求1所述的方法，其中，所述注入是在对所述晶体管的所述源极区和所述漏极区退火之前执行的。3.根据权利要求2所述的方法，其中，所述晶体管的所述源极区和所述漏极区以及所注入的蚀刻停止掺杂物是同时退火的。4.根据权利要求1所述的方法，其中，所述注入是在形成所述晶体管的所述源极区和所述漏极区之前执行的。5.根据权利要求4所述的方法，其中：所述栅极对所述注入进行遮掩，以在所述晶体管的所述源极区和所述漏极区中产生比所述晶体管的沟道区中深的注入；以及所述沟道区是位于所述晶体管的所述栅极之下并且位于所述半导体晶片的所述顶部部分中的。6.根据权利要求5所述的方法，其中：将所述半导体晶片的所述底部衬底部分蚀刻至所述蚀刻停止区使得在所述半导体晶片的所述顶部部分的背面形成与所述晶体管的所述沟道区对准的凹陷。7.根据权利要求1所述的方法，其中，所述构建包括在栅极电介质之上形成栅电极。8.根据权利要求1所述的方法，还包括：在所述键合之前，使所述晶体管与形成于所述半导体晶片上的一个或多个其它器件电互连。9.根据权利要求1所述的方法，还包括：在所述移除之后，对所述蚀刻停止区进行蚀刻，以露出所述半导体晶片的所述顶部部分的底侧；其中，所述移除和蚀刻是使用一组两种具有不同化学性质的蚀刻剂来实施的。10.根据权利要求9所述的方法，其中：在所述蚀刻之后，所述半导体晶片的所述顶部部分的所述源极区和所述漏极区是比所述半导体晶片的所述顶部部分的所述栅极区厚的。11.根据权利要求9所述的方法，还包括：在对所述蚀刻停止区进行蚀刻之后，在所述半导体晶片的所述顶部部分的所露出的底侧之上形成钝化层。12.根据权利要求9所述的方法，还包括：在对所述蚀刻停止区进行蚀刻之后，在所述半导体晶片的所述顶部部分的所露出的底侧上形成用于所述晶体管的触点。13.根据权利要求1所述的方法，其中，所述半导体晶片是体硅晶片。14.根据权利要求13所述的方法，其中，所述蚀刻停止掺杂物包括锗、碳、氮、氩、氧和硼中的一者或多者。15.根据权利要求1所述的方法，其中，所述操纵晶片包括阱富集层。16.一种方法，包括：在包括衬底的半导体晶片的一部分上，构建包括晶...

【专利技术属性】
技术研发人员：S·A·法内利，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US