半导体结构与处理制造技术

提供了一种半导体结构，所述半导体结构包含具有端壁(15W)并从衬底(10)向上延伸的半导体鳍部分(14P)。栅极结构(16)跨越所述半导体鳍部分(14P)的一部分。第一组栅极间隔物(24P/50P)位于栅极结构(16L/16R)的相对侧壁表面上；并且第二组栅极间隔物(32P)位于所述第一组栅极间隔物(24P/50P)的侧壁上。所述第二组栅极间隔物(32P)的一个栅极间隔物具有直接接触所述半导体鳍部分(14P)的所述端壁(15W)的下部。

Semiconductor structure and processing

A semiconductor structure is provided, and the semiconductor structure includes a semiconductor fin portion (14P) having an end wall (15W) and extending upwards from a substrate (10). The gate structure (16) is part of the part of the semiconductor fin (14P). The first group of gate spacers (24P/50P) is located on the relative sidewall surface of the gate structure (16L/16R), and the second group of gate spacers (32P) is located on the side walls of the first group of gate spacers (24P/50P). One gate spacer of the second sets of gate spacers (32P) has a lower part of the end wall (15W) that directly contacts the semiconductor fin part (14P).

【技术实现步骤摘要】
【国外来华专利技术】半导体结构与处理
本申请涉及一种包含半导体鳍的半导体结构及其形成方法。本专利技术的实施例涉及一种含有半导体鳍尖端(即端部)的半导体结构及其形成方法，该半导体鳍尖端以自对准的方式收拢在栅极结构内。
技术介绍
三十多年来，金属氧化物半导体场效晶体管(MOSFET)的持续小型化已经推动了全球半导体行业的发展。持续缩放的各种中断已经被预测为数十年，尽管有很多挑战，但创新的历史已经维持了摩尔定律。然而，今天越来越多的迹象表明金属氧化物半导体晶体管正在开始达到传统的缩放极限。由于通过继续缩放来改进MOSFET并因此改进互补金属氧化物半导体(CMOS)性能变得越来越困难，因此除了缩放之外用于改善性能的进一步方法变得至关重要。非平面半导体器件(例如半导体鳍场效应晶体管(FinFET))的使用是CMOS器件演进的下一步。FinFET是包含从衬底的表面突出的至少一个半导体鳍的非平面半导体器件。FinFET可以相对于平面场效应晶体管增加每单位面积的导通电流。在现有技术的处理中，首先提供半导体鳍，并且然后使用图案化处理切割半导体鳍。然后跨越每个切割的半导体鳍形成栅极结构，并且之后形成栅极间隔物。在这种处理中，半导体鳍尖端(即，切割的半导体鳍的端部)被收拢到栅极结构的一个之下，并且通常存在一个不物理地收拢半导体鳍尖端的栅极间隔物，并且栅极到鳍尖端的相对定位中的任何误差可能导致不物理地收拢半导体鳍尖端的栅极间隔物。在这种情况下，以及在通过外延生长形成源极/漏极区域期间，可能从非收拢的半导体鳍尖端形成“劣质外延半导体材料部分”。随着栅极结构和栅极间距的关键尺寸(CD)越来越小，该问题变得越来越大。除了上述之外，将半导体鳍折叠在栅极结构下方的现有技术处理可能产生使预应力衬底松弛并因此松散的移动性增强的自由表面。考虑到现有技术处理中将半导体鳍尖端收拢到栅极结构下方的现有技术的上述问题，需要提供一种新的方法，该方法能够将半导体鳍尖端收拢到栅极结构下方，同时避免或减少与现有技术处理相关的问题。
技术实现思路
在本申请的一个方面，提供一种半导体结构。在本申请的一个实施例中，所述半导体结构包含具有端壁并从衬底向上延伸的半导体鳍部分。栅极结构跨越半导体鳍部分的一部分。第一组栅极间隔物(即，内部栅极间隔物)位于栅极结构的相对的侧壁表面上；并且第二组栅极间隔物(即，外部栅极间隔物)位于第一栅极间隔物的侧壁上。第二组栅极间隔物的栅极间隔物之一具有直接接触半导体鳍部分的端壁的下部。在本申请的另一方面，提供一种形成半导体结构的方法。在一个实施例中，该方法可以包含形成跨越半导体鳍的栅极结构。接下来，在半导体鳍上并且至少在栅极结构的侧壁上形成电介质材料，并且此后在电介质材料上形成具有开口的图案化材料堆叠体。然后利用图案化材料堆叠体和开口内的电介质材料的部分作为蚀刻掩模切割半导体鳍，以提供含有栅极结构并具有暴露的端壁的半导体鳍部分。然后形成栅极间隔物，其中一个栅极间隔物含有直接接触半导体鳍部分的暴露端壁的下部。在另一个实施例中，该方法可以包含形成跨越半导体鳍的一部分的栅极结构。接下来，第一组栅极间隔物形成在栅极结构的相对侧壁上并跨越半导体鳍的另一部分，并且此后在第一组栅极间隔物和栅极结构之上形成牺牲性电介质衬垫，并跨越半导体鳍的剩余部分。在牺牲性电介质衬垫上形成具有开口的图案化材料堆叠体。然后利用图案化材料堆叠体、开口内的牺牲性电介质衬垫的一部分和第一组栅极间隔物的一个栅极间隔物作为蚀刻掩模以切割半导体鳍，以提供含有栅极结构并具有端壁的半导体鳍部分。然后进行侧向蚀刻以将半导体鳍部分的端壁拉回到开口内的第一组栅极间隔物的一个栅极间隔物下方或与所述开口内的所述第一组栅极间隔物的所述一个栅极间隔物的侧壁垂直地对准。接下来，形成第二组栅极间隔物，其中第二组栅极间隔物的一个栅极间隔物含有直接接触半导体鳍部分的暴露端壁的下部。附图说明现在将仅通过示例的方式参照附图来描述本专利技术的(一个或多个)实施例，其中：图1A是根据本申请的实施例在衬底表面上形成半导体鳍之后的示例性半导体结构的俯视图。图1B是示例性半导体结构沿着图1A的垂直平面B-B的垂直截面图。图2A是图1A的示例性半导体结构在形成跨越半导体鳍的不同部分的栅极结构之后的俯视图。图2B是示例性半导体结构沿着图2A的垂直平面B-B的垂直截面图。图3是图2A-2B的示例性半导体结构在形成电介质材料衬垫之后的截面图。图4是图3的示例性半导体结构在形成图案材料堆叠体之后的截面图。图5是图4的示例性半导体结构在利用图案化材料堆叠体和电介质材料衬垫的一部分作为蚀刻掩模切割半导体鳍之后的截面图。图6是图5的示例性半导体结构在移除图案化材料堆叠体之后的截面图。图7是图6的示例性半导体结构在栅极间隔物沉积和蚀刻之后的截面图。图8是根据本申请的另一实施例的图2B的示例性半导体结构形成第一组栅极间隔物、蚀刻以及沉积牺牲性电介质衬垫之后的截面图。图9是图8的示例性半导体结构在形成图案化材料堆叠体并且进行牺牲性电介质衬垫的穿通蚀刻之后的截面图。图10是图9的示例性半导体结构在利用图案化材料堆叠体、第一组栅极间隔物的一个栅极间隔物以及牺牲性电介质衬垫的剩余部分作为蚀刻掩模来切割半导体鳍之后的截面图。图11是图10的示例性半导体结构在进行侧向蚀刻以拉回每个切割半导体鳍的端壁之后的截面图。图12是图11的示例性半导体结构在移除图案化材料堆叠体以及牺牲性电介质衬垫的剩余部分之后的截面图。图13是图12的示例性半导体结构在形成第二组栅极间隔物之后的截面图。具体实施方式在下面的描述中，应当注意，附图仅用于说明的目的，并且因此附图未按比例绘制。还应注意，类似和相应的元件由相同的附图标记表示。在下面的描述中，阐述了许多具体细节，例如特定结构、部件、材料、尺寸、处理步骤和技术，以便提供对本申请的各种实施例的理解。然而，本领域普通技术人员将理解，可以在没有这些具体细节的情况下实践本申请的各种实施例。在其它情况下，为了避免使本申请变得模糊，没有详细描述公知的结构或处理步骤。现在参考图1A-1B，示出了根据本申请的实施例的在衬底的表面上形成半导体鳍14P之后的示例性半导体结构的各种视图。尽管描述和示出了单个半导体鳍14P，但是本申请构思了其中可以在衬底的不同部分上形成多个半导体鳍14P的实施例。在这样的实施例中，每个半导体鳍彼此平行地定向。在本申请的一个实施例中，并且如所示，衬底从底部至顶部包括把手衬底10和绝缘体层12。在另一个实施例(未示出)中，衬底包括体半导体衬底的剩余部分。当与短语“半导体衬底”结合使用时，术语“体”表示整个衬底由至少一种半导体材料构成。图1A-1B所示的示例性半导体结构可以通过首先提供体半导体衬底或绝缘体上半导体(SOI)衬底来形成。当在本申请中采用体半导体衬底时，提供体半导体衬底的至少一种半导体材料可以包含但不限于Si、Ge、SiGe、SiC、SiGeC、III/V族化合物半导体，例如InAs、InP、InAsP和GaAs、以及II/VI化合物半导体材料。在这样的实施例中，体半导体衬底的最上面的半导体材料层部分可以用作每个半导体鳍14P，而体半导体衬底的剩余部分可以用作衬底。在本申请的一些实施例中，体半导体衬底可以是单晶半导体材料。在本本文档来自技高网...

【技术保护点】
一种半导体结构，包括：半导体鳍部分，具有端壁并从衬底向上延伸；栅极结构，跨越所述半导体鳍部分的一部分。第一组栅极间隔物，位于所述栅极结构的相对的侧壁表面上；以及第二组栅极间隔物，位于所述第一栅极间隔物的侧壁上，其中所述第二组栅极间隔物的一个栅极间隔物具有直接接触所述半导体鳍部分的所述端壁的下部。

【技术特征摘要】
【国外来华专利技术】2015.05.22 US 14/719,8291.一种半导体结构，包括：半导体鳍部分，具有端壁并从衬底向上延伸；栅极结构，跨越所述半导体鳍部分的一部分。第一组栅极间隔物，位于所述栅极结构的相对的侧壁表面上；以及第二组栅极间隔物，位于所述第一栅极间隔物的侧壁上，其中所述第二组栅极间隔物的一个栅极间隔物具有直接接触所述半导体鳍部分的所述端壁的下部。2.如权利要求1所述的半导体结构，其中所述栅极结构是功能性栅极结构。3.如权利要求2所述的半导体结构，其中所述第一组栅极间隔物的每个栅极间隔物仅位于所述半导体鳍部分的最上面的表面，并且其中所述第一组栅极间隔物的一个栅极间隔物具有与所述半导体鳍部分的所述端壁垂直地对准的外部边缘。4.如权利要求3所述的半导体结构，其中所述第二组栅极间隔物的另一个栅极间隔物跨过所述半导体鳍部分的所述最上面的表面。5.如权利要求2所述的半导体结构，其中所述第一组栅极间隔物的每个栅极间隔物跨过所述半导体鳍部分。6.如权利要求5所述的半导体结构，其中所述第二组栅极间隔物的另一个栅极间隔物跨越所述半导体鳍部分的另一部分。7.如权利要求1所述的半导体结构，其中所述衬底是绝缘层。8.如权利要求1所述的半导体结构，其中所述第一组栅极间隔物包括与所述第二组栅极间隔物相同的电介质材料。9.如权利要求1所述的半导体结构，其中所述第一组栅极间隔物包括与所述第二组栅极间隔物不同的电介质材料。10.如权利要求1所述的半导体结构，其中所述第一组栅极间隔物或所述第二组栅极间隔物中至少一个栅极间隔物由SiBCN或SiOCN材料构成。11.一种形成半导体结构的方法，所述方法包括：形成跨越半导体鳍的栅极结构；形成在所述半导体鳍以及所述栅极结构的至少一个端壁表面之上的电介质材料；形成在所述电介质材料之上并具有开口的图案化材料堆叠体；利用所述图案化材料堆叠体和所述开口内的所述电介质材料的一部分作为蚀刻掩模来切割所述半导体鳍，以提供含有所述栅极结构并具有暴露端壁的半导体鳍部分；并且形成外栅极间隔物，其中所述外栅极间隔物中的一个含有直接接触所述半导体鳍部分的所述暴露端壁的下部。12.如权利要求11所述的方法，其中所述开口的一部分暴露所述半导体鳍之上的所述电介质材料的一部分。13.如权利要求12所述的方法，...

【专利技术属性】
技术研发人员：S卡纳卡萨巴帕蒂，FL李，G卡尔威，徐顺天，S西格，何虹，D刘，B多里斯，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国,US