非易失性存储器件和存储系统技术方案

一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列，并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量，选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。

Nonvolatile memory parts and storage systems

A nonvolatile memory device consists of a storage unit array, a voltage generator, a page buffer circuit, a row decoder and a control circuit. The storage unit array includes a plurality of pads corresponding to different bit lines. The voltage generator produces a word line voltage applied to the array of storage units. The page buffer circuit is coupled to the memory unit array through the bit line. The row decoder is coupled to the memory cell array through the word line, and the row decoder transfers the word line voltage to the memory cell array. The control circuit controls the voltage generator, the row decoder and the page buffer based on the command and address. The control circuit selects the voltage of different voltages to apply to at least one or at least one bit line in the word line according to the number of pads which are operated at the same time in many pads.

【技术实现步骤摘要】
非易失性存储器件和存储系统相关申请的交叉引用本申请要求2016年8月4日向韩国知识产权局(KIPO)递交的韩国专利申请10-2016-0099219的优先权，其全部公开内容通过引用合并于此。
示例性实施例总体涉及半导体存储器件，更具体地涉及非易失性存储器件和存储系统。
技术介绍
半导体存储器件通常可以分为易失性半导体存储器件和非易失性半导体存储器件。易失性半导体存储器件可以高速地执行读取和写入操作，而存储在其中的内容可能在器件断电的情况下丢失。非易失性半导体存储器件甚至可以在断电的情况下保留存储在其中的内容。因此，非易失性半导体存储器件可以用于存储不论器件加电还是断电都要保留的内容。非易失性半导体存储器件可以包括掩模只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等。闪存器件是一种典型的非易失性存储器件。闪存器件可以广泛地用作诸如计算机、蜂窝电话、PDA、数码相机、摄像机、录音机、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等电子装置的语音和图像存储介质。为了提高闪存器件的读/写操作性能，闪存器件可以在本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：存储单元阵列，包括对应于不同位线的多个垫，所述多个垫中的每一个包括多个存储块，并且所述多个存储块中的每一个包括连接到多个字线和多个位线的多个单元串；电压产生器，被配置为产生字线电压；页缓冲器电路，通过位线耦接到存储单元阵列并且被配置为向位线提供位线电压；行解码器，被配置为将字线电压传送到多个字线；以及控制电路，被配置为基于来自所述非易失性存储器件外部的命令和地址，控制所述电压产生器、所述行解码器和所述页缓冲器电路，其中，所述控制电路被配置为根据所述多个垫中同时操作的垫的数量，选择不同电压，以将所选择的不同电压施加到所述字线中的至少一个或所述位线中的至少一个。

【技术特征摘要】
2016.08.04 KR 10-2016-00992191.一种非易失性存储器件，包括：存储单元阵列，包括对应于不同位线的多个垫，所述多个垫中的每一个包括多个存储块，并且所述多个存储块中的每一个包括连接到多个字线和多个位线的多个单元串；电压产生器，被配置为产生字线电压；页缓冲器电路，通过位线耦接到存储单元阵列并且被配置为向位线提供位线电压；行解码器，被配置为将字线电压传送到多个字线；以及控制电路，被配置为基于来自所述非易失性存储器件外部的命令和地址，控制所述电压产生器、所述行解码器和所述页缓冲器电路，其中，所述控制电路被配置为根据所述多个垫中同时操作的垫的数量，选择不同电压，以将所选择的不同电压施加到所述字线中的至少一个或所述位线中的至少一个。2.根据权利要求1所述的非易失性存储器件，其中，所述多个垫包括第一垫和第二垫，以及其中，每个单元串包括串联耦接的至少一个接地选择晶体管、多个存储单元和至少一个串选择晶体管。3.根据权利要求2所述的非易失性存储器件，其中，所述控制电路被配置为控制所述行解码器和所述页缓冲器电路，使得单垫模式下字线电压的电平或施加到位线的位线电压的电平与多垫模式下字线电压的电平或位线电压的电平不同，以及其中，在单垫模式下对所述第一垫和所述第二垫中的一个执行所述非易失性存储器件的操作，并且在多垫模式下对所述第一垫和所述第二垫同时执行所述非易失性存储器件的操作。4.根据权利要求3所述的非易失性存储器件，其中，所述控制电路被配置为控制所述行解码器，使得单垫模式下字线电压的电平小于多垫模式下字线电压的电平。5.根据权利要求3所述的非易失性存储器件，其中，所述控制电路被配置为控制所述行解码器，使得单垫模式下字线电压的电平大于多垫模式下字线电压的电平。6.根据权利要求3所述的非易失性存储器件，其中，所述控制电路被配置为控制所述页缓冲器电路，使得单垫模式下位线电压的电平大于多垫模式下位线电压的电平。7.根据权利要求3所述的非易失性存储器件，其中，所述控制电路被配置为控制所述页缓冲器电路，使得单垫模式下位线电压的电平小于多垫模式下位线电压的电平。8.根据权利要求2所述的非易失性存储器件，其中，所述控制电路包括：判定电路，被配置为响应于所述命令，产生指定单垫模式和多垫模式之一的模式信号，其中，在单垫模式下对所述第一垫和所述第二垫中的一个执行所述非易失性存储器件的操作，并且在多垫模式下对所述第一垫和所述第二垫同时执行所述非易失性存储器件的操作；第一电平/定时控制器，被配置为响应于模式信号，根据单垫模式或多垫模式，产生用于控制所述行解码器的第一控制信号；以及第二电平/定时控制器，被配置为响应于模式信号，根据单垫模式或多垫模式，产生用于控制所述页缓冲器电路的第二控制信号。9.根据权利要求8所述的非易失性存储器件，其中，所述第一电平/定时控制器被配置为存储单垫模式和多垫模式中每一个模式下对存储单元阵列进行编程操作、读取操作和擦除操作中的每一个的字线电压的电平，作为第一命令集；以及所述第二电平/定时控制器被配置为存储单垫模式和多垫模式中每一个模式下对存储单元阵列进行编程操作、读取操作和擦除操作中的每一个而施加到位线的位线电压的电平，作为第二命令集。10.根据权利要求8所述的非易失性存储器件，其中，所述行解码器包括：解码器，被配置为响应于所述地址和所述模式信号，产生用于选择第一垫的第一垫选择信号和用于选择第二垫的第二垫选择信号；耦接到第一垫和多个选择线的第一开关电路，所述多个选择线耦接到电压产生器；以及耦接到第二垫和所述多个选择线的第二开关电路。11.根据权利要求10所述的非易失性存储器件，其中，所述第一开关电路包括：多个通行晶体管，通过至少一个串选择线、多个字线和至少一个接地选择线耦接到第一垫；以及开关控制器，被配置为响应于第一垫选择信号和第一控制信号，产生开关控制信号以控制所述通行晶体管的导通和截止。12.根据权利要求1所述的非易失性存储器件，其中，每个存储块包括垂直于衬底设置的多个单元串，以及每个单元串包括沿垂直于衬底的方向堆叠的至少一个接地选择晶体管、多个存储单元和至少一个串选择晶体管。13.一种非易失性存储器件，包括：存储单元阵列，包括对应于不同位线的多个垫，所述多个垫中的每一个包括多个存储块，并且所述多个存储块中的每一个包括连接到多个字线和多个位线的多个单元串；电压产生器，被配置为产生字线电压；页缓冲器电路，通过位线耦接到存储单元阵列并且被配置为向位线提供位线电压；行解码器，被配置为将字线电压传送到多个字线；以及控制电路，被配置为基于来自所述非易失性存储器件外部的命令和地址，控制所述电压产生器、所述行解码器和所述页缓冲器电路，其中，所述控制电路被配置为在多个不同时间间隔中选择的时间间隔期间，向所述字线中的至少一个或所述位线中的至少一个施加电压，所选择的时间间隔是根据所述多个垫中同时操作的垫的数量来选择的。14.根据权利要求13所述的非易失性存储器件，其中，所述多个垫包括第一垫和第二垫，其中，每个单元串包括串联耦接的至少一个接地选择晶体管、多个存储单元和至少一个串选择晶体管，其中，所述控制电路被配置为控制所述行解码器和所述页缓冲器电路，使得第一时间间隔不同于第二时间间隔，在所述第一时间间隔期间，在单垫模式下施加字线电压或施加到位线的位线电压，在所述第二时间间隔期间，在多垫模式下施加字线电压或位线电压，以及其中，在单垫模式下对所述第一垫和所述第二垫中的一个执行所述非易失性存储器件的操作，并且在多垫模式下对所述第一垫和所述第二垫同时执行所述非易失性存储器件的操作。15.根据权利要求14所述的非易失性存储器件，其中，所述控制电路被配置为控制所述行解码器和所述页缓冲器电路，使得单垫模式下的第一时...

【专利技术属性】
技术研发人员：郭东勋，姜熙雄，徐準浩，李熙元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR