用于三维存储器的晶圆三维集成引线工艺及其结构制造技术

本发明专利技术提供一种晶圆三维集成引线工艺及其结构，该工艺可应用于三维存储器晶圆的晶圆三维集成工艺中。通过在第一晶圆11和三维存储器件14之间设置介质层13，并将用于金属互联的接触孔15设置为与该介质层13接触。本发明专利技术提出了一种新的引线工艺，使得可以穿过较厚的器件层实现背面引线。

Three dimensional integrated lead technology and structure of wafer for three dimensional memory

The invention provides a crystal circle three-dimensional integrated lead technology and its structure, which can be applied to the three dimensional integration process of the wafer of a three dimensional memory wafer. A medium layer 13 is set between the first wafer 11 and the three dimensional memory part 14, and the contact hole 15 for the metal interconnections is set to contact with the medium layer 13. The invention provides a new lead process that enables the back wire to be realized through a thicker device layer.

【技术实现步骤摘要】
用于三维存储器的晶圆三维集成引线工艺及其结构
本专利技术涉及半导体制造
，尤其涉及一种晶圆三维集成引线工艺及其结构，该工艺可应用于三维存储器晶圆的晶圆三维集成工艺中。
技术介绍
半导体集成电路器件的不断缩小使集成度不断提高，目前每平方厘米的芯片面积上能够集成超过10亿个晶体管，而金属互连线的总长度更是达到了几十公里。这不但使得布线变得异常复杂，更重要的是金属互连的延迟、功耗、噪声等都随着特征尺寸的降低而不断增加，特别是全局互连的RC(电阻电容)延迟，严重影响了集成电路的性能。因此，金属互连已经取代晶体管成为决定集成电路性能的主要因素。芯片系统(SoC，SystemonaChip)技术希望在单芯片上实现系统的全部功能，如数组、模拟、射频、光电以及MEMS(MicroelectromechanicalSystems，微机电系统)，SoC发展中最大的困难是不同的工艺兼容问题，例如实现SoC可能需要标准COMS、RF、Bipolar以及MEMS等工艺，这些制造工艺的衬底材料都不同，几乎不可能将其集成制造在通一个芯片上。即使衬底材料相同的模块，在制造中也要考虑各电路模块的制造可行性。随着本文档来自技高网...

【技术保护点】
一种晶圆三维集成引线工艺，其特征在于，包括以下步骤：提供一第一晶圆，该第一晶圆具有相对设置的正面和背面，该第一晶圆的正面至少部分区域上设置有接触孔区域；在该接触孔区域中形成介质层，该介质层具有相对设置的顶面和底面，其中该顶面为朝向该第一晶圆正面的一侧，该底面为朝向该第一晶圆背面的一侧；在该第一晶圆的正面至少包含介质层的区域上制造半导体器件，该半导体器件包括接触孔，该接触孔的一端与该介质层接触；将包括该半导体器件的第一晶圆的半导体器件一侧与第二晶圆键合，并将该第一晶圆的背面进行减薄；在减薄后的该第一晶圆的背面进行开孔处理,露出该介质层的至少一部分表面；对露出的介质层表面进行刻蚀处理，以露出该半导...

【技术特征摘要】
1.一种晶圆三维集成引线工艺，其特征在于，包括以下步骤：提供一第一晶圆，该第一晶圆具有相对设置的正面和背面，该第一晶圆的正面至少部分区域上设置有接触孔区域；在该接触孔区域中形成介质层，该介质层具有相对设置的顶面和底面，其中该顶面为朝向该第一晶圆正面的一侧，该底面为朝向该第一晶圆背面的一侧；在该第一晶圆的正面至少包含介质层的区域上制造半导体器件，该半导体器件包括接触孔，该接触孔的一端与该介质层接触；将包括该半导体器件的第一晶圆的半导体器件一侧与第二晶圆键合，并将该第一晶圆的背面进行减薄；在减薄后的该第一晶圆的背面进行开孔处理,露出该介质层的至少一部分表面；对露出的介质层表面进行刻蚀处理，以露出该半导体器件中的接触孔；在该第一晶圆的背面沉积引线金属层，并对该引线金属层利用微影和刻蚀工艺定义引线结构，该引线结构与暴露在介质层中的半导体器件的接触孔接触。2.如权利要求1所述的晶圆三维集成引线工艺，其特征在于，该介质层的底面位于该第一晶圆内部，该介质层的顶面与该第一晶圆的正面齐平。3.如权利要求1所述的晶圆三维集成引线工艺，其特征在于，该介质层的底面位于该第一晶圆内部，该介质层的顶面高于该第一晶圆的正面。4.如权利要求1所述的晶圆三维集成引线工艺，其特征在于，该介质层的底面与该第一晶圆的正面水平接触，该介质层的顶面高于该第一晶圆的正面。5.如权利要求1至4任意一项所述的晶圆三维集成引线工艺，其特征在于，在该接触孔区域中形成介质层的工艺包括微影，刻蚀，沉积，填充和研磨之一或其任意组合。6.如权利要求1至4任意一项所述的晶圆三维集成引线工艺，其特征在于，该半导体器件为三维存储器，该三维存储器包括顺序远离该第一晶圆正面的三维存储器件层和第一金属层，该接触孔位于该三维存储器件层内，该接触孔的一端与该介质层接触，该接触孔的另一端与该第一金属层接触。7.如权利要求1至4任意一项所述的晶圆三维集成引线工艺，其特征在于，该接触孔的一端位于该介质层的内部中，...

【专利技术属性】
技术研发人员：朱继锋，陈俊，胡思平，吕震宇，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42