一种3D动态随机存取存储器及数据保存方法技术

本发明专利技术公开了一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，主控逻辑芯片的输入端与易失性数据存储装置电连接在一立体堆栈体中，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。本发明专利技术还公开了一种3D动态随机存取存储器的数据保存方法，具有上述技术效果。

A 3D dynamic random access memory and data preservation method

The invention discloses a 3D dynamic random access memory comprises a plurality of main non-volatile data storage device, logic chip and power storage device, the input end of the main control logic chip and nonvolatile data storage device is electrically connected in a three-dimensional stack body, the output end of the chip of the main control logic used with non nonvolatile memory is electrically connected in electric power supply storage device, the main control logic chip used to drive from the nonvolatile data storage device to download the data forwarding copy to nonvolatile memory. When the volatile data storage device is power-off, the main control logic chip has stored the data non-volatile memory which is downloaded ahead of schedule, and realized the purpose of data storage. The invention also discloses a data preservation method for 3D dynamic random access memory, which has the above technical effect.

【技术实现步骤摘要】
一种3D动态随机存取存储器及数据保存方法
本专利技术涉及半导体存储器
，特别涉及一种3D动态随机存取存储器，还涉及一种3D动态随机存取存储器的数据保存方法。
技术介绍
目前，DRAM(DynamicRandomAccessMemory)，即动态随机存取存储器，是最为常见的系统内存，DRAM的读写速度远快于固态硬盘。然而，DRAM只能将数据保持很短的时间，为了保持数据，DRAM使用电容存储的方式进行存储数据，这种方式必须隔一段时间刷新(refresh)一次，每刷新一次就保存一次数据，如果DRAM没有被刷新，存储的信息就会丢失，当DRAM断电时，DRAM无法进行刷新，将会导致DRAM中的数据丢失。导致数据容易丢失的另一个原因是，目前的DRAM的容量较小，导致数据容易丢失。因此，如何在断电时保存DRAM中的数据是本领域技术人员急需要解决的技术问题。在
技术介绍
中公开的上述信息仅用于加强对本专利技术的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
技术实现思路
有鉴于此，本专利技术实施例希望提供一种3D动态随机存取存储器，以及3D动态随机存取存储器的数据保存方法，以克服或缓解
技术介绍
中存在的一个或者更多个问题，至少提供一种有益的选择。本专利技术实施例的技术方案是这样实现的，根据本专利技术的一个实施例，提供一种3D动态随机存取存储器，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括：数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。优选的，在上述3D动态随机存取存储器中，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。优选的，在上述3D动态随机存取存储器中，还包括一内存模块板，所述立体堆栈体设置于所述内存模块板上。优选的，在上述3D动态随机存取存储器中，所述内存模块板设置有卡槽，用以接合所述非易失性存储器，所述非易失性存储器包括记忆卡存储器(SDcard)或闪存存储器(FLASHmemorydevice)。优选的，在上述3D动态随机存取存储器中，所述非易失性存储器设置于所述内存模块板上。优选的，在上述3D动态随机存取存储器中，所述主控逻辑芯片包括片上系统专用集成电路(SOCASIC)。优选的，在上述3D动态随机存取存储器中，所述易失性数据存储装置包括多个层叠堆栈的DRAM内存芯片，所述DRAM内存芯片的数量范围为2至16个。优选的，在上述3D动态随机存取存储器中，所述内存芯片之间通过硅穿孔相互连接。本专利技术还提供了一种3D动态随机存取存储器的数据保存方法，包括：提供如权利要求1所述的3D动态随机存取存储器；给所述3D动态随机存取存储器供电，所述3D动态随机存取存储器中的所述主控逻辑芯片载入数据至所述易失性数据存储装置中；当所述存储器断电时，所述电力存储装置给所述主控逻辑芯片供电并接入所述非易失性存储器至所述主控逻辑芯片；及所述主控逻辑芯片驱动将所述载入数据转发复制至所述非易失性存储器。本专利技术由于采用以上技术方案，其具有以下优点：为了解决现有技术中数据存储装置在断电时导致数据丢失的技术问题，本方案在连接有易失性数据存储装置的立体堆栈体的基础上增加了主控逻辑芯片，主控逻辑芯片的输出端用于与非易失性存储器电连接，在电力存储装置的电供应下，主控逻辑芯片用于驱动将从易失性数据存储装置下载的数据转发复制至非易失性存储器。当易失性数据存储装置断电时，主控逻辑芯片已经将提前下载到的数据非易失性存储器进行存储，实现数据保存的目的。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本专利技术进一步的方面、实施方式和特征将会是容易明白的。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制。图1为本专利技术实施例提供的一种3D动态随机存取存储器内部结构示意图。图2为本专利技术实施例提供的一种3D动态随机存取存储器内部俯视图。图3为本专利技术实施例提供的一种3D动态随机存取存储器的数据保存方法流程示意图。附图标号：10非易失性存储器；20内存模板块；21主控逻辑芯片；30立体堆栈体；31易失性数据存储装置；32硅穿孔；40电力存储装置。具体实施方式在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本专利技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。下文的公开提供了许多不同的实施方式或例子用来实现本专利技术的不同结构。为了简化本专利技术的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此本文档来自技高网...

【技术保护点】
一种3D动态随机存取存储器，其特征在于，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。

【技术特征摘要】
1.一种3D动态随机存取存储器，其特征在于，包括多个易失性数据存储装置、主控逻辑芯片及电力存储装置，所述主控逻辑芯片的输入端与所述易失性数据存储装置电连接在一立体堆栈体中，所述主控逻辑芯片的输出端用于与非易失性存储器电连接，在所述电力存储装置的电供应下，所述主控逻辑芯片用于驱动将从所述易失性数据存储装置下载的数据转发复制至所述非易失性存储器。2.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述主控逻辑芯片包括：数据下载单元，与所述易失性数据存储装置电连接，用于从所述易失性数据存储装置中下载数据；及数据传输单元，与所述数据下载单元以及所述非易失性存储器连接，用于将下载的所述数据发送至所述非易失性存储器。3.如权利要求1所述的3D动态随机存取存储器，其特征在于，所述电力存储装置至少与所述主控逻辑芯片连接，所述电力存储装置包括电容式供电电源或充电电池。4.如权利要求1所述的3D动态随机存取存储器，其特征在于，还包括一内存模块板，所述立体堆栈体设置于所述内存模块板上。5.如权利要求4所述的3D动态随机存取存储器，其特征在于，所述内存模块板设置有卡槽，用以接合所述非易失性存储...

【专利技术属性】
技术研发人员：沈建宏，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34