一种用于三维集成工艺的光刻对准方法技术

本发明专利技术公开了一种用于三维集成工艺的光刻对准方法，通过在顶层晶圆正面刻蚀形成深入其内部的深沟槽，然后向沟槽中进行介质层填充，形成光刻对准标记，以在完成顶层晶圆背面减薄工艺后，使光刻对准标记得以清楚识别，从而可准确进行晶圆背面工艺的光刻对准；本发明专利技术避免了现有顶层晶圆前道工艺对准标记信号微弱且不稳定引起的无法对准及对准精度差的问题，提升了三维集成工艺中光刻对准的精度。

A photolithography alignment method for 3D integrated process

The invention discloses a method for aligning 3D wafer, through deep groove deep inside the form at the top of the wafer front etching, then the dielectric layer to fill the trench, forming a photoresist alignment mark, to complete the thinning process in the top of the back side of the wafer, so remember to clearly identify standard lithography alignment, alignment thus accurate wafer backside lithography process; the invention avoids the top wafer front process alignment cannot alignment signal is weak and unstable caused and alignment accuracy, enhance the three-dimensional integrated alignment process in lithography precision.

【技术实现步骤摘要】
一种用于三维集成工艺的光刻对准方法
本专利技术涉及半导体集成电路制造
，更具体地，涉及一种用于三维集成工艺的光刻对准方法。
技术介绍
在现在的半导体制造器件的制造过程中，一个完整的芯片一般都要经过至少十几到二十几次的光刻。为使半导体器件正常工作，每次光刻工序的层与层之间必须套准在一定的精度范围内；除了第一次光刻以外，其余层次的光刻在曝光前都要将该层次的图形与以前层次留下的图形对准。光刻对准的过程存在于上版和晶圆曝光的过程中，其目的是将光刻版上的图形最大精度的覆盖到晶圆上已存在的图形上。在现有的半导体器件制造工艺中，尤其是三维集成电路制程中，例如在背照式CMOS图像传感器的制作工艺中，需要将顶层晶圆和底层晶圆进行键合，并对顶层晶圆背面进行减薄工艺后继续在顶层晶圆背面进行金属网格、像素区域等模块的工艺。然而，由于在底层晶圆上存在前段晶片制程的差异及不同技术下硅基底厚度的差异，使得上述金属网格与像素区域的对准信号会非常微弱并且不稳定，因此很难实现金属网格与像素区域的精确对准，这在一定程度上影响了器件性能。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，提供一种用于三维集成工艺的光刻对准方法，以解决现有三维集成电路工艺中存在的光刻对准信号弱且不稳定的技术问题。为实现上述目的，本专利技术的技术方案如下：一种用于三维集成工艺的光刻对准方法，包括以下步骤：步骤S01：提供一顶层晶圆，在所述顶层晶圆正面形成深入其内部的光刻对准标记；步骤S02：在顶层晶圆正面进行前道和后道工艺；步骤S03：提供一底层晶圆，在所述底层晶圆正面进行前道和后道工艺；步骤S04：将顶层晶圆正面和底层晶圆正面对准进行键合；步骤S05：执行对顶层晶圆背面的减薄工艺，并使光刻对准标记得以识别；步骤S06：使用顶层晶圆的光刻对准标记实现顶层晶圆背面工艺的光刻对准。优选地，所述光刻对准标记为自顶层晶圆正面表面深入顶层晶圆内部的任一图形。优选地，所述光刻对准标记位于顶层晶圆正面表面的非图形区域。优选地，步骤S01中，通过对所述顶层晶圆正面表面进行刻蚀，形成深入顶层晶圆内部的深沟槽，并向沟槽中进行介质层填充，形成所述光刻对准标记。优选地，步骤S05中，将顶层晶圆背面减薄至使光刻对准标记图形露出为止。优选地，步骤S02中，包括在所述顶层晶圆正面进行前道器件和后道金属互连层工艺。优选地，步骤S03中，包括在所述底层晶圆正面进行前道器件和后道金属互连层工艺。优选地，步骤S04中，包括将顶层晶圆正面和底层晶圆正面各自的后道金属互连层图形对准，进行顶层晶圆和底层晶圆之间的键合。优选地，步骤S05中，依次通过研削、湿法腐蚀和化学机械抛光工艺，对键合后的三维集成晶圆的顶层晶圆的背面进行减薄。优选地，步骤S06中，在顶层晶圆背面进行包括金属网格、像素区域模块的工艺，并使用光刻对准标记实现金属网格与像素区域模块工艺中的光刻对准。从上述技术方案可以看出，本专利技术通过在顶层晶圆正面刻蚀形成深入其内部的深沟槽，然后向沟槽中进行介质层填充，形成光刻对准标记，以在完成顶层晶圆背面减薄工艺后，使光刻对准标记得以清楚识别，从而可准确进行晶圆背面工艺的光刻对准。因此，本专利技术避免了现有顶层晶圆前道工艺对准标记信号微弱且不稳定引起的无法对准及对准精度差的问题，提升了三维集成工艺中光刻对准的精度。附图说明图1是本专利技术一种用于三维集成工艺的光刻对准方法流程图；图2-图7是本专利技术一较佳实施例的根据图1的方法进行三维集成工艺时的工艺步骤示意图。具体实施方式下面结合附图，对本专利技术的具体实施方式作进一步的详细说明。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本专利技术的限定来加以理解。在以下本专利技术的具体实施方式中，请参阅图1，图1是本专利技术一种用于三维集成工艺的光刻对准方法流程图；同时，请参阅图2-图7，图2-图7是本专利技术一较佳实施例的根据图1的方法进行三维集成工艺时的工艺步骤示意图。如图1所示，本专利技术的一种用于三维集成工艺的光刻对准方法，例如可用于在背照式CMOS图像传感器的三维集成制作工艺中，包括以下步骤：步骤S01：提供一顶层晶圆，在所述顶层晶圆正面形成深入其内部的光刻对准标记。请参阅图2。首先，在顶层晶圆(硅衬底)10上进行常规前道器件和后道金属互连工艺前，可先采用光刻、刻蚀工艺，对所述顶层晶圆10正面表面进行刻蚀，形成深入顶层晶圆内部的深沟槽，并向沟槽中进行介质层填充，形成所述光刻对准标记11。所述光刻对准标记可以是自顶层晶圆正面表面深入顶层晶圆内部的任一图形，例如十字形、多边形或特殊符号等。并且，可在顶层晶圆正面表面的非图形区域制作形成所述光刻对准标记。步骤S02：在顶层晶圆正面进行前道和后道工艺。请参阅图3。在完成光刻对准标记工艺后，即可按照标准工艺的流程，在顶层晶圆10正面进行前道器件和后道金属互连层工艺。例如，可使用常规的CMOS前道制造工艺，在顶层晶圆的硅衬底正面形成构成像素单元结构的光电二极管12以及传输晶体管栅极13等结构；然后，可在顶层晶圆的硅衬底正面表面形成介质层14，并使用后道制造工艺在该介质层中形成金属互连层结构15和16。根据需要，可以使形成的金属互连层包括多层金属互连线15以及用于连接各层金属互连线的通孔16。步骤S03：提供一底层晶圆，在所述底层晶圆正面进行前道和后道工艺。请参阅图4。可同样按照标准工艺的流程，在底层晶圆(硅衬底)20正面进行前道器件和后道金属互连层工艺。例如，可使用常规的CMOS前道制造工艺，在底层晶圆的硅衬底正面形成像素单元的信号存储电容21；在底层晶圆的硅衬底正面表面形成介质层22，并使用后道制造工艺在该介质层中形成金属互连层结构23和24。根据需要，可以使形成的金属互连层包括多层金属互连线23以及用于连接各层金属互连线的通孔24。步骤S04：将顶层晶圆正面和底层晶圆正面对准进行键合。请参阅图5。将顶层晶圆10翻转过来，使顶层晶圆正面和底层晶圆正面对准，即将顶层晶圆10、底层晶圆20上的后道金属互连层图形对准，利用顶层晶圆和底层晶圆后道金属互连层上分别设置的键合金属17、25进行键合，并使顶层晶圆和底层晶圆上的介质层14、22相互黏合，实现三维集成。步骤S05：执行对顶层晶圆背面的减薄工艺，并使光刻对准标记得以识别。请参阅图6。接着，可依次通过研削、湿法腐蚀和化学机械抛光等一系列工艺，对键合后的三维集成晶圆的顶层晶圆的背面硅衬底10进行减薄，使顶层晶圆的背面硅衬底厚度保持在几个微米的量级。可以将顶层晶圆背面硅衬底减薄至使光刻对准标记11图形露出，这样可通过光刻时的光线对光刻对准标记直接进行识别。或者，也可如图6所示，在减薄顶层晶圆背面硅衬底时，无须使光刻对准标记11图形露出；由于此时顶层晶圆背面硅衬底的厚度已薄至几个微米，光刻时的光线足以穿透光刻对准标记上方剩余的硅衬底，同样可使得光刻对准标记得以有效识别，从而实现有效对准。步骤S06：使用顶层晶圆的光刻对准标记实现顶层晶圆背面工艺的光刻对准。请参阅图7。最后，在顶层晶圆背面硅衬底10上继续进行包括金属网格、像素区域等模块18的工艺；此时本文档来自技高网...

【技术保护点】
一种用于三维集成工艺的光刻对准方法，其特征在于，包括以下步骤：步骤S01：提供一顶层晶圆，在所述顶层晶圆正面形成深入其内部的光刻对准标记；步骤S02：在顶层晶圆正面进行前道和后道工艺；步骤S03：提供一底层晶圆，在所述底层晶圆正面进行前道和后道工艺；步骤S04：将顶层晶圆正面和底层晶圆正面对准进行键合；步骤S05：执行对顶层晶圆背面的减薄工艺，并使光刻对准标记得以识别；步骤S06：使用顶层晶圆的光刻对准标记实现顶层晶圆背面工艺的光刻对准。

【技术特征摘要】
1.一种用于三维集成工艺的光刻对准方法，其特征在于，包括以下步骤：步骤S01：提供一顶层晶圆，在所述顶层晶圆正面形成深入其内部的光刻对准标记；步骤S02：在顶层晶圆正面进行前道和后道工艺；步骤S03：提供一底层晶圆，在所述底层晶圆正面进行前道和后道工艺；步骤S04：将顶层晶圆正面和底层晶圆正面对准进行键合；步骤S05：执行对顶层晶圆背面的减薄工艺，并使光刻对准标记得以识别；步骤S06：使用顶层晶圆的光刻对准标记实现顶层晶圆背面工艺的光刻对准。2.根据权利要求1所述的用于三维集成工艺的光刻对准方法，其特征在于，所述光刻对准标记为自顶层晶圆正面表面深入顶层晶圆内部的任一图形。3.根据权利要求1或2所述的用于三维集成工艺的光刻对准方法，其特征在于，所述光刻对准标记位于顶层晶圆正面表面的非图形区域。4.根据权利要求1所述的用于三维集成工艺的光刻对准方法，其特征在于，步骤S01中，通过对所述顶层晶圆正面表面进行刻蚀，形成深入顶层晶圆内部的深沟槽，并向沟槽中进行介质层填充，形成所述光刻对准标记。5.根据权利要求1所述的用于三...

【专利技术属性】
技术研发人员：卢意飞，
申请(专利权)人：上海微阱电子科技有限公司，
类型：发明
国别省市：上海,31